【總結】XXX大學畢業(yè)設計(論文)防盜報警的設計年級:xxx級■本科學生學號:xxx學生姓名:xxx指導教師:xxx學生單位:信息工程學院技術職稱:講師學生專
2025-05-07 19:00
【總結】1基于VHDL語言的多功能波形發(fā)生器設計與仿真尹海濤102081101163電信學院控制理論與控制工程摘要:本文簡要介紹了VHDL(超高速集成電路硬件描述語言)的情況和應用前景,并利用VHDL語言設計出多功能波形發(fā)生器,并進行仿真研究,采用VHDL編程實現,基于可編程邏輯器件CPLD設計多波形發(fā)生器的
2025-05-07 19:16
【總結】西安工程大學光纖通信大作業(yè)基于VHDL語言的5B6B編譯系統(tǒng)設計班級:09級通信02班姓名:楊友波學號:40903030219基于VHDL語言的5B6B編譯系統(tǒng)設計摘要:mBnB碼是光纖通
【總結】EDA設計論文題目基于VHDL秒表設計學院信息科學與工程學院專業(yè)電子信息工程班
2025-05-07 19:07
【總結】12/24小時數字鐘設計頂層圖12/24小時數字鐘設計頂層圖PIN_91VCCcontrl12_24INPUTPIN_90VCCS_HINPUTPIN_89VCCS_MINPUTPIN_88VCCS_SINPUTPIN_22VC
2025-05-07 19:10
【總結】1基于VHDL的數字時鐘設計學院:信息工程與自動化專業(yè):通信工程班級:通信101姓名:李紅學號:202010404133成績:日期:2020年6月8日2目錄1引言………………………………………………………
2024-11-17 21:38
【總結】1華中科技大學基于xilinxFPGA的VHDL交通燈控制器的設計基于Spartan3E開發(fā)板專業(yè):電子信息工程2一.任務設計要求①設計一個十字路口交通信號燈的定時控制電路。要求紅、綠
2025-05-07 19:18
【總結】1電子科技大學電子綜合實驗論文2論文主題:基于VHDL的秒表設計所在學院:電子工程學院所屬專業(yè):電磁場與無線技術學生姓名:王立學生學號:2021020210027提交日期:
2025-05-07 19:12
【總結】畢業(yè)設計(論文)基于VHDL的數碼鎖設計學院:電氣與電子工程學院專業(yè):電子信息工程姓名:學號:指導教師:2021年6月中
2025-05-07 18:53
【總結】畢業(yè)設計(論文)論文題目:基于VHDL的數字鬧鐘設計所屬系部:指導老師:職稱:學生姓名:班級、學號:專業(yè):2畢業(yè)設計(論
2025-05-07 19:02
【總結】1基于VHDL的DDS實現與仿真(宜賓學院物理與電子工程學院2021級2班段艷婷110302034)摘要:本文論述了直接數字頻率合成技術(DDS)的信號發(fā)生器的設計與實現。本設計以DDS芯片CycloneⅡ:EP2C5T144C8為頻率合成器,以AVR單片機ATmega16為進程控制和任務調度核心,用AD603
2025-05-07 18:59
【總結】1基于VHDL的單片機設計學生:丁潔指導老師:陳沅濤摘要:本文首先對MCS8051單片機的原理進行介紹和分析;接著介紹使用EDA技術,用VHDL語言完成了8051單片機的設計工作;MCS8051單片機的CPU和數模轉換器的設計運用了算術邏輯單元ALU算術運算的算法實現和控制單元的狀態(tài)機;以及數模轉換器的∑-△
2025-05-05 20:02
【總結】課程論文(設計)題目基于quartus的頻率計的設計院系電子與信息工程學院專業(yè)電子與通信工程學生姓名學號指導教師二O一四年元月三日
2025-05-07 19:14
【總結】課程設計任務書課程名稱計算機組成原理課程設計時間2020~2020學年第一學期19~20周學生姓名楊學鎮(zhèn)指導老師肖曉麗題目數字鐘的設計與制作主要內容:本課程設計主要是利用硬件描述語言VHDL的設計思想,采用自頂向下的方法、劃分模塊來設計數字鐘的幾個模塊。通過課程設計深入理解計算機的基本原理和方法,加深
【總結】1數字時鐘設計姓名唐浩月學號2903101013日期2021/7/3地點科A3042【摘要】本實驗旨在用數字型號設計出時鐘,并使用Modelsim進行仿真。【正文】任務指標對于時鐘信號,最
2025-05-07 18:55