【正文】 光報警模塊、聲音報警及鎖止模塊 。 最后在 architecture 的 begin 與 end 間，則是用 ponent_instant將信號相連接。這樣，整個系統(tǒng)設(shè)計就完成了。整個系統(tǒng)的程序源代碼見附錄。 本章小結(jié) 在系統(tǒng)軟件設(shè)計這一部分，先對要用的編程語言 VHDL 做了相關(guān)的介紹，列出了它的一些優(yōu)點。在本章中對系統(tǒng)的各個模塊以及系統(tǒng)頂層的設(shè)計作了詳細(xì)的說明。 啟動 /解除警戒模塊通過 led 燈顯示系統(tǒng)工作狀態(tài) ，啟動警戒燈亮，解除警戒燈滅； 檢測信號模塊采用米利型有限狀態(tài)機實現(xiàn)，實現(xiàn)了實時監(jiān)測系統(tǒng)的功能；光報警模塊采用摩爾型有限狀態(tài)機來實現(xiàn)，實現(xiàn)了紅綠黃三個 led 燈依次輪流閃爍進行光報警的功能，其中每個燈亮兩秒 ；聲音報警及鎖止模塊和光報警模塊實現(xiàn)了聲音 XXX 大學(xué)本科生畢業(yè)論文 17 17 報警，并具有鎖住車門，鎖止汽車發(fā)動機的功能。 系統(tǒng)頂層設(shè)計是整個設(shè)計的一個重要組 成部分，主要通過利用 構(gòu)造體的結(jié)構(gòu)描述方式把整個系統(tǒng)連接了起來，實現(xiàn)所有子模塊的功能。 XXX 大學(xué)本科生畢業(yè)論文 18 18 第 4 章 系統(tǒng)模塊實現(xiàn) 調(diào)試與仿真綜合軟件介紹 系統(tǒng)用 VHDL語言編程，采用 VHDL語言仿真軟件 Xilinx ISE進行代碼調(diào)試。 Xilinx ISE集成綜合環(huán)境是美國 Xilinx公司的現(xiàn)場可編程邏輯器件數(shù)字電路開發(fā)工具集，其集成的工具可以使設(shè)計人員方便、快速的完成 FPGA/CPLD數(shù)字開發(fā)電路全過程。 Xilinx ISE是 Xilinx公司 EDA軟件開發(fā)系統(tǒng)，是一個集成化環(huán)境， 主要由項目導(dǎo)航工具，設(shè)計輸入工具，邏輯綜合工具，設(shè)計實現(xiàn)工具，設(shè)計約束圖形編輯接口等組成一個平臺。項目導(dǎo)航工具是基本窗口界面，用來訪問 ISE軟件系統(tǒng)的各種工具箱；設(shè)計輸入工具包括：電路邏輯圖輸入工具 —— 電路圖編輯器、硬件描述語言輸入工具 —— 硬件描述語言編輯器、狀態(tài)機編輯器、硬件描述語言測試生成器；邏輯綜合工具將硬件描述語言代碼經(jīng)過綜合優(yōu)化后輸出 EDIF格式電路邏輯連接（網(wǎng)表）；設(shè)計實現(xiàn)工具用于面向FPGA的設(shè)計實現(xiàn)中的布局布線，并且可以對網(wǎng)表反標(biāo)注以便提供給仿真工具進行后仿真驗證； 設(shè)計約束圖形編輯接口包含圖 形化的約束編輯接口，實現(xiàn)控制邏輯塊的位置約束和時間約束 [6]。 系統(tǒng)采用 Xilinx ISE進行調(diào)試，完成了設(shè)計輸入并成功的進行了編譯，只能說明設(shè)計符合一定的語法規(guī)范，并不能保證設(shè)計可以獲得所期望的功能，這時就需要通過仿真對設(shè)計進行驗證，這里就要用到第三方軟件 — Model Technology公司的 ModelSim仿真軟件。 ModelSim是一個獨立的仿真工具，它在工作的時候并不需要其它軟件的協(xié)助，在 Xilinx公司的 ISE集成開發(fā)環(huán)境中給 ModelSim仿真軟件預(yù)留了接口，通過這個接口可以從 ISE集成環(huán)境 中直接啟動 ModelSim工具進行仿真 [7]。使用此方法啟動ModelSim工具需要具備三個條件：第一，啟動 ISE集成環(huán)境并建立一個 FPGA/CPLD的工程項目；第二，添加設(shè)計源代碼并且編譯通過；第三，使用 ISE中的 Test Fixture 或Test Bench Waveform工具為當(dāng)前的設(shè)計提供一個測試模板（ Testbench），并且在測試模板中添加設(shè)計激勵，或者在相應(yīng)的工程下建立一個 ，在文件里設(shè)置信號激勵。 ModelSim仿真工具在默認(rèn)條件下提供九種不同的用戶窗口：主窗口、結(jié)構(gòu)窗口、 源程序窗口、信號窗口、進程窗口、變量窗口、數(shù)據(jù)流窗口、波形窗口以及列表窗口等。本設(shè)計中主要用到的是主窗口和波形窗口。主窗口在 ModelSim啟動時就直接打開，是所有其他窗口運行的基礎(chǔ)，它分為工作區(qū)和腳本區(qū)，通過工作區(qū)可以很 XXX 大學(xué)本科生畢業(yè)論文 19 19 方便的對當(dāng)前工程的工作庫以及所有打開的數(shù)據(jù)集合進行控制，通過腳本區(qū)可以在ModelSim的提示符下輸入所有 ModelSim的各種命令，并且可以將命令執(zhí)行后的信息反饋回來，以便用戶了解命令的執(zhí)行情況。通過波形窗口可以觀察仿真的波形文件。 系統(tǒng)仿真完畢，接著需要用綜合工具進行綜合。 Xilinx ISE軟件有內(nèi)嵌的綜合工具 XST，雖然安裝 ISE后可以直接使用 XST，但是它的綜合功能不全面，相對綜合能力較差一點。因此本設(shè)計采用 Mentor Graphics公司的 Leonardo Spectrum綜合工具進行系統(tǒng)綜合。 Leonardo Spectrum提供了先進的綜合技術(shù)，支持增量設(shè)計、模塊化設(shè)計，以及小組設(shè)計方法。簡單易用，可控性較強，可以 在 Leonardo Spectrum中綜合優(yōu)化并產(chǎn)生 EDIF文件。在 ISE設(shè)計環(huán)境中， ISE提供與 Mentor Graphics 的 Leonardo Spectrum的無縫集成。 只需按一個按鈕，就可開始綜合系統(tǒng)。 系統(tǒng)模塊實現(xiàn) 雙擊桌面上的 Project Navigator 的快捷方式打開 ISE 開發(fā)環(huán)境，點擊主菜單上Editpreferences,出現(xiàn)一個 preferences,點擊 Integrated Tools,在 Model tech Simulator 下面的路徑欄選擇 的路徑，在 LeonardoSpectrum 下面的路徑欄選擇 的路徑， 然后確定，這樣就在 ISE 中把 ModelSim 以及LeonardoSpectrum 關(guān)聯(lián)起來了。接著就可以通過主菜單上 FileNew Project 建立新的工程了。新建工程中，其 Project Properties 的設(shè)置圖 41 所示 ： 圖 41 工程屬性設(shè)置 建立工程后，在 Process View窗口中右鍵點擊 Compile HDL Simulation Libraries， XXX 大學(xué)本科生畢業(yè)論文 20 20 選擇 Properties,出現(xiàn)一個窗口，在 Target Simulator項選擇 ModelSim SE，在 Simulator Path 項選擇 Modeltech 下 Win32 文件夾的路徑，確定，然后雙擊 Compile HDL Simulation Libraries，就進行 ModelSim 仿真庫的編譯了，只有編譯了仿真庫，之后的仿真才能順利的進行。 啟動 /解除警戒模塊實現(xiàn) 建立了新的工程，在工程中添加新的 源文件 ,在源文件寫入 啟動 /解除報警模塊的程序代碼，保存以后就可以進行編譯了。這個程序比較的簡單，編譯一次就通過了。這時就可以通過 ModelSim 進行仿真了，仿真之前 先在對應(yīng)的程序目錄下新建一個 文件。此模塊 的內(nèi)容如下： force sta 0 0,1 100,0 1000,1 2021,0 5000 run 10000 force 和 run 都是命令詞， force 命令給 VHDL 信號予以激勵，它的常規(guī)語法如下： force item_name value time,value time item_name 表示被激勵的信號的名稱； value 是被強制的項的值，它必須適合項的數(shù)據(jù)類型； time 指指定值的時間單位，它是相對于當(dāng)前的仿真時間。 run 命令后面的參數(shù)表示仿真即將運行的時間。 通過 ISE 啟動 ModelSim 仿真環(huán)境，然后選擇 Workspace 下的 Library，接著點擊主菜單上的 ToolsExecute Macro… ,出現(xiàn)一個窗口，選擇對應(yīng)的 do 確認(rèn)，仿真開始運行，完成后即可在仿真波形窗口看到仿真波形。在這里需要強調(diào)一點，在仿真之前一定要 選擇 Workspace 下的 Library，因為環(huán)境的默認(rèn)項是 sim 選項，如果不進行選擇或則選擇其它項，仿真就會出現(xiàn)錯誤，不能順利仿真。在剛開始仿真的時候，本人就沒有注意到這一點，結(jié)果就出現(xiàn)問題了。 啟動 /解除警戒模塊的仿真波形圖如圖 42。 觀看波形圖，通過分析 知，功能仿真結(jié)果符合程序編寫要求。之后，通過Leonardo Spectrum 綜合工具對本模塊進行綜合實現(xiàn)。 檢測信號模塊實現(xiàn) 在建立的新工程里添加一個新的源文件 ，把設(shè)計好的信號檢測模塊的VHDL 語言程序代碼寫入到文件中，保存。接下來的操作都與啟 動 /解除報警模塊的類似。最先設(shè)計這個模塊的程序編寫的時候，用的狀態(tài)機是摩爾型的，除了檢測 XXX 大學(xué)本科生畢業(yè)論文 21 21 圖 42 啟動 /解除警戒模塊的仿真波形圖 信號狀態(tài)和報警狀態(tài)，還多設(shè)置了一個等待狀態(tài) s0,它通過輸入信號 led1 的值來判斷狀態(tài)機的下一個轉(zhuǎn)移，即是當(dāng)整個系統(tǒng)啟動時，由等待狀態(tài)進入檢測信號狀態(tài)。由于設(shè)置了這一狀態(tài)，因此在狀態(tài)機的輸出進程中就與輸入信號無關(guān)了。當(dāng)時理論上分析認(rèn)為這樣的設(shè)計應(yīng)該是可以實現(xiàn)想要的功能的，可通過分析仿真結(jié)果，發(fā)覺這樣的設(shè)計并不能完全的實現(xiàn)模塊應(yīng)有的功能。一開始系統(tǒng)開啟，得到的結(jié)果是正確的，可開啟之后再解除，狀態(tài)機卻仍然在狀態(tài) s1,s2 之間轉(zhuǎn)換，輸出結(jié)果仍然有效，這樣的話，就沒有實現(xiàn)該實現(xiàn)的功能。結(jié)果不正確，就需要修改源程序，通過多次的修改和調(diào)試，最后在程序中用米利型狀態(tài)機狀態(tài)機設(shè)計，功能仿真結(jié)果相符。由 于源程序中使用了 23 位的二進制計數(shù)器，計數(shù)的值太大，在仿真中耗時太長，因而在程序中把計數(shù)器設(shè)置為 8 位的二進制計數(shù)器，這樣就能比較及時的看到和分析仿真結(jié)果，這樣的修改不影響模塊的功能實現(xiàn)。 仿真前建立的 中，始終信號的設(shè)置如下， 在下面的語句中 rep 10 表示以10ns 為時鐘周期進行循環(huán)設(shè)置，成為一個時鐘信號。 force clk 0 0,1 5,0 10 rep 10 通過調(diào)試仿真，得出檢測信號模塊的仿真波形圖如圖 43， 44。仿真完畢，運用 Leonardo Spectrum 綜合工具對本模塊進行綜合。 光報警模塊實現(xiàn) 這個模塊在調(diào)試仿真的過程中出現(xiàn)了不少問題，經(jīng)過多次修改，才實現(xiàn)了模塊要求的功能。在最開始設(shè)計的時候，本意也是用狀態(tài)機來實現(xiàn)，不過在程序中只設(shè)置了一個計數(shù)器，且把計數(shù)器單獨放到一個進程里實現(xiàn)，而在狀態(tài)機進程中就沒有設(shè)置輔助進程，在狀態(tài)轉(zhuǎn)移進程里根據(jù)計數(shù)器的取值范圍了確定當(dāng)前狀態(tài)和下一狀 XXX 大學(xué)本科生畢業(yè)論文 22 22 圖 43 檢測信號模塊仿真整體波形圖 圖 44 檢測信號模塊仿真部分波形圖 態(tài) ，從理論上來看這樣是可以實現(xiàn)的，但是通過調(diào)試仿真，狀態(tài)機的四個狀態(tài)并不能按預(yù)想的那樣正常運轉(zhuǎn)。經(jīng)過思考和分析，找出了不妥的地方：整個程序并不能 XXX 大學(xué)本科生畢業(yè)論文 23 23 說是一個狀態(tài)機，因為計數(shù)器進程是單獨的進程，并不屬于狀態(tài)機，這樣，程序里狀態(tài)機部分調(diào)用的計數(shù)器的值就不能使?fàn)顟B(tài)機正常的運轉(zhuǎn)。首次調(diào)試失敗后，進行了重新設(shè)計，把整個程序設(shè)計成一個摩爾狀態(tài)機，這次設(shè)置了三個計數(shù)器和三個標(biāo)志位，把計數(shù)器放在狀態(tài)機的輔助進程里實現(xiàn)。程序編譯成功后，又進行了仿真，雖然這次要比上次的好很多，但是功能還是沒有完全的符合要求，當(dāng)系統(tǒng)開啟，解除，再開啟 警戒的時候，報警燈并不是先從紅燈開始報警，而是隨機的。這樣當(dāng)然不行，經(jīng)過檢查分析程序，在 s1， s2， s3 的轉(zhuǎn)移條件中加上了對輸入信號 q1 的值的判斷，再進行調(diào)試仿真，完全實現(xiàn)了模塊要求的功能。 由于源程序中使用的是 21位的二進制計數(shù)器，計數(shù)的值太大，仿真耗時太長，因而在程序中把計數(shù)器設(shè)置為8 位的二進制計數(shù)器，這樣就能比較及時的看到分析仿真結(jié)果，這樣的修改不影響模塊的功能實現(xiàn)。 光報警模塊的仿真波形圖如圖 45， 46。仿真完畢， 通過 Leonardo Spectrum 綜合工具對本模塊進行綜合實現(xiàn)。 圖 45 光報警模塊仿真整體波形圖 聲音報警及鎖止模塊實現(xiàn) 這個模塊的程序編寫比較簡單，在調(diào)試仿真的過程中比較順利，其仿真波形圖如圖 47。仿真完畢， 通過 Leonardo Spectrum 綜合工具對本模塊進行綜合實現(xiàn)。 XXX 大學(xué)本科生畢業(yè)論文 24 24 圖 46 光報警模塊仿真部分波形圖 圖 47 聲音報警及鎖止模塊仿真波形圖 本章小結(jié) 這一章簡單介紹了調(diào)試軟件 Xilinx ISE集成開發(fā)環(huán)境 ， 仿真軟件 ModelSim 和綜合工具 Leonardo Spectrum， 對系統(tǒng)模塊程序的調(diào)試步驟作了簡要的說明，重點介紹了在調(diào)試過 程中遇到的一些問題以及解決的方法，并給出了四個模塊獨立的仿真波形圖。 XXX 大學(xué)本科生畢業(yè)論文 25 25 第 5 章 系統(tǒng)頂層實現(xiàn) 系統(tǒng)頂層仿真 系統(tǒng)的四個模塊通過編譯，仿真綜合完畢后，就開始進行系統(tǒng)頂層的調(diào)試。進行系統(tǒng)頂層調(diào)試前，需要先把各個模塊添加到系統(tǒng)頂層目錄下，并需要先一一的對四個模塊進行編譯，仿真和綜合。完成準(zhǔn)備工作，就可以開始編譯系統(tǒng)頂層。編譯的過程沒有出現(xiàn)大的問題，但在仿真中卻出現(xiàn)了問題，功能仿真結(jié)果與所要求實現(xiàn)的功能不一致，主要是沒有實現(xiàn)光報警的功能。而各個模塊單獨調(diào)試的時候是完全實現(xiàn)了相應(yīng)的功能的，可見問題出現(xiàn)在系統(tǒng)頂 層的程序編寫中。經(jīng)過仔細(xì)的分析和多次調(diào)試，找到了問題所在。在頂層程序中，最開始設(shè)置的中間信號有問題，原來設(shè)置的為 q,q1,q2,設(shè)置的中間信號與實際需求不相符，而 q,q1,q2 在模塊的設(shè)計中已經(jīng)存在，這樣在頂層程序中有可能引起混亂，因而就無法實現(xiàn)所有的功能。之后，對設(shè)置的中間信號進行修改，只設(shè)置了一個中間信號 aa,用它把模塊中的 q,q1,q2按相應(yīng)的關(guān)系連接起來。再次進行編譯仿真，仿真結(jié)果符合要求，其功能仿真波形圖如圖 51， 52 所示。 圖 51 系統(tǒng)頂層仿真整體波形圖 XXX 大學(xué)本科生畢業(yè)論文 26 26 圖 52 系統(tǒng)頂層仿真部分 波形圖 系統(tǒng)頂層綜合 系統(tǒng)頂層也使用 Mentor Graphics 公司 的 Leonardo Spectrum綜合工具進行綜合。雙擊 SynthesisLeonardo Spectrum 開始進行綜合，綜合的 一切信息都在信息顯示窗口顯示。綜合完畢，通過 Launch Tools 可以查看系統(tǒng)綜合的一些情況。 Launch Tools 下包括三個選項 View RTL Schematic, View Technology Schematic, View Critical Path Schematic。 View RTL Schematic 可以查看系統(tǒng)設(shè)計的寄存器傳輸級原理，它可以幫助理解設(shè)計的源代碼。 View Technology Schematic 查看綜合優(yōu)化后的結(jié)構(gòu)視圖，視圖模塊為 FPGA/CPLD 的硬件原語，幫助理解電路綜合結(jié)果，分析關(guān)鍵路徑。 View Critical Path Schematic 顯示設(shè)計的關(guān)鍵路徑，關(guān)鍵路徑是最影響工作速度或時序約束的的路徑。通過 View RTL Schematic 查看到本系統(tǒng)的寄存器傳輸級原理圖如圖 53所示。 系統(tǒng)引腳鎖定 完成了綜合部分，緊接下來就是系統(tǒng)引腳的鎖定 。引腳的鎖定通過約束編輯器 PACE 實現(xiàn)，在資源管理窗選中設(shè)計的頂層模塊，選擇 User Constraints 下的 Assign Package Pins 命令，則生成一個 UCF 文件，此時就啟動 PACE 進行引腳位置鎖定。 XXX 大學(xué)本科生畢業(yè)論文 27 27 圖 53 系統(tǒng)的寄存器傳輸級原理圖 PACE 主要由設(shè)計瀏覽窗口（ Design Browser Window），設(shè)計對象列表窗口（ Design Object List Window），器件結(jié)構(gòu)窗口（ Device Architecture Window），引腳封裝窗口（ Package Pins Window）和引腳封裝圖例窗口 (Package Pins Legend Window)等部分組成。 PACE 約束引腳位置的基本方法有兩種：第一種引腳鎖定的方法是在 Design Object List Window 中雙擊信號的位置屬性 （ Location）