【正文】 為 N= L2 ,L 為整數(shù)，如果不滿足該條件，可以對(duì)序列進(jìn)行補(bǔ)零，使序列滿足該條件。將式 (1)中的序列分成偶數(shù)序列和基數(shù)序列可以得到下式。 X(k)= ???12/02)2(NnnkNWnx + ?????12/0)12()12(NnknNWnx (4) 由于 2NW = 2/NW ,所以根據(jù) (4)可以得到下式。 X(k)= ???12/0 2/)2(NnnkNWnx + ?????12/0)12( 2/)12(NnknNkN WnxW (5) 式 (5)可以進(jìn)一步表示成下式。 X(k)= 1X (k)+ 2X (k)， k=0,1,...,N/21 (6) 由式 (6)可以看出， 1X (k)和 2X (k)分別是偶數(shù)序列和奇數(shù)序列 N/2 點(diǎn)的 FFT.武漢理工大學(xué)畢業(yè)設(shè)計(jì)（論文） 15 由于式 (6)計(jì)算得到的前 N/2 點(diǎn)的 FFT 的值，則利用對(duì)稱性可以得到后 N/2 點(diǎn)的值，如式 (7)所示。 X(k+N/2)= 1X (k+N/2)+ N/2kNW? 2X (k+N/2) (7) 式 (7)可以進(jìn)一步簡化為下式。 X(k)= 1X (k) kNW 2X (k)， k=0,1,...,N/21 (8) 式 (6)和式 (8)可以采用如圖 12 所示的蝶形信號(hào)流圖符號(hào)來表示。 圖 12 蝶形信號(hào)流圖符號(hào) 對(duì) 1X 和 2X 可以進(jìn)一步分解，最后可以將序列長度為 N= L2 的序列分解 L 級(jí)，每級(jí)有 N/2 個(gè) 2 點(diǎn)的 FFT 蝶形運(yùn)算，因此 N 點(diǎn) FFT 總共有 (N/2)*(log2N)個(gè)蝶形運(yùn)算，運(yùn)算量得到了很大的簡化。如圖 13 所示為 8 點(diǎn) FFT 運(yùn)算的分解示意圖： 圖 13 8 點(diǎn) FFT分解運(yùn)算框圖 由圖 13 可以看出，對(duì)輸入數(shù)字序列進(jìn)行了重新排序，而輸出序列是自然序列。 FFT 也可以是輸入序列為自然順序，輸出序列則不是自然順序。上面的重新排列序?qū)嶋H就是碼位倒序排列。關(guān)于 FFT 算法原理限于篇幅就簡單介紹到這里，詳細(xì) FFT 的原理可以參考相關(guān)數(shù)字信號(hào)處理的書籍。 1X (k) 1X (k)+ kNW 2X (k) 2X (k) 1X (k) kNW 2X (k) kNW —1 N/4 點(diǎn)FFT N/4 點(diǎn)FFT N 點(diǎn) FFT N/2 點(diǎn)FFT N/4 點(diǎn)FFT N/4 點(diǎn)FFT N/2 點(diǎn)FFT x(6) x(4) x(0) x(2) x(7) x(5) x(1) x(3) X(3) X(1) X(0) X(2) X(7) X(5) X(4) X(6) 武漢理工大學(xué)畢業(yè)設(shè)計(jì)（論文） 16 定點(diǎn)程序?qū)崿F(xiàn) 雖然 FPGA 本身的處理能力很強(qiáng)，但是浮點(diǎn)的運(yùn)算相對(duì)比較慢，加上 FFT的運(yùn)算量比較大，因此采用定點(diǎn)運(yùn)算來實(shí)現(xiàn)程序。在以下的程序中使用了下面的類型定義。 Typedef long int Longword Typedef short int Shortword 下面給出了定點(diǎn)運(yùn)算的加減法運(yùn)算、乘法運(yùn)算及移位操作的程序?qū)崿F(xiàn)。具體的程序代碼如下。 Shortword add(shortword var1, shortword var2) { Longword L_sum。 Shortword swOut。 L_sum=( Longword)var1+var2。 swOut=saturate(L_sum)。 return(swOut)。 } Shortword sub(shortword var1, shortword var2) { Longword L_sum。 Shortword swOut。 L_sum=( Longword)var1var2。 swOut=saturate(L_sum)。 return(swOut)。 } 上面的程序分別為 16 位數(shù)的加法程序和減法程序。在上面的程序中，“saturate（） ”函數(shù)用來進(jìn)行飽和處理，具體的程序如下。 Static Shortword saturate(Longword L_var1) { Shortword swOut。 if(L_var1SW_MAX) { swOut=SW_MAX。 } 武漢理工大學(xué)畢業(yè)設(shè)計(jì)（論文） 17 else if(L_var1SW_MIN) { swOut= SW_MIN。 } else { swOut=(Shortword) L_var1。 } return(swOut)。 } 上面的程序主要是判斷操作數(shù)是否大于最大的正數(shù)值或者是否小于最小的復(fù)數(shù)值，還是屬于正常值，并分別對(duì)不同情況進(jìn)行處理。 Shortword mult(shortword var1,shortword var2) { Longword l_product。 Shortword swout。 L_product=l_mult(var1,var2)。 Swout=extract_h(l_product)。 Return(swout)。 } 上面的程序?yàn)?16 位數(shù)的乘法程序。在定點(diǎn)程序中，移位操作是基本的操作，下面給出右移的模擬程序。 Shortword shr(Shortword var1, Shortword var2) { Shortword swMask,swOut。 if (var2 == 0 || var1 == 0) swOut = var1。 else if (var2 0) { if (var2 = 15) { swOut = (var1 0) ? SW_MAX : SW_MIN。 } else swOut = shl(var1, (Shortword)var2)。 武漢理工大學(xué)畢業(yè)設(shè)計(jì)（論文） 18 } else { if (var2 = 15) swOut = (var1 0) ? (Shortword) 0xffff : 0x0。 else { swMask = 0。 if (var1 0) { swMask = ~swMask (16 var2)。 } var1 = var2。 swOut = swMask | var1。 } } return (swOut)。 } 以上的一些小程序都是定點(diǎn)運(yùn)算的基本操作， 也是本設(shè)計(jì)的重點(diǎn)。 要完成FFT 運(yùn)算 還 需要使用正弦和余弦值，這樣的函數(shù)一般的參考書上都有說明，限于篇幅就不列出， FFT 的初始化和 具體程序見附錄 1。 武漢理工大學(xué)畢業(yè)設(shè)計(jì)（論文） 19 5. “頻譜分析儀 ”硬件設(shè)計(jì) 如圖 4所示，我們的系統(tǒng)的大部分在 FPGA上實(shí)現(xiàn)，其中信號(hào)處理調(diào)度部分包括： AD控制單元， NIOS II調(diào)度單元， SDRAM緩存 單元， FFT運(yùn)算單元和顯示控制單元。利用 SOPC Builder可以很方便的將處理器、存儲(chǔ)器和其他外設(shè)模塊連接起來，形成完整的系統(tǒng)。 ADC 單元設(shè)計(jì) ADC采集速率直接限制了頻譜分析儀的頻率范圍，綜合現(xiàn)有的資源我們的設(shè)計(jì)定位在 160K范圍的實(shí)時(shí)頻譜分析。選擇 ADC的主要考慮因素的是轉(zhuǎn)換速度和精度。常見的 ADC器件有 8位， 10位， 12位， 14位， 16位等。為獲得良好的儀器線性度和高分辨率，對(duì)信號(hào)進(jìn)行數(shù)據(jù)采集的 ADC需要 12位 、 14位的分辨率，但高的位數(shù)意味著大的數(shù)據(jù)量。高的轉(zhuǎn)換速度可以獲得高采樣頻率，按采樣原理可知， ADC的取樣率最少等于輸入信號(hào)最高頻率的兩倍，亦即頻率上限是 lOkHz的實(shí)時(shí)頻譜分析儀需要 ADC有 20kHz的取樣頻率。在設(shè)計(jì)中選用 TI公司的ADS802，下面詳細(xì)介紹芯片及設(shè)計(jì)電路 ]18[ 。 (1)ADS821芯片簡介 ADS802是 TI公司生產(chǎn)的一款低功耗， 12位高 分辨率 是 AD轉(zhuǎn)換器 。 采用CMOS工藝 最高的采樣速度 達(dá) 10MSPS， 具有寬帶采樣保持和三態(tài)輸出。它采樣+5V電源，可以配置為 單端 或者 差分 輸入 ， 并有 內(nèi)部基準(zhǔn) 源 。 ADS802采樣數(shù)字錯(cuò)誤糾正技術(shù)，以提供出色的奈奎斯特線性性能差異。它的低失真 ， 高信噪比和高采樣能力給 通訊，儀器測(cè)試和視頻應(yīng)用領(lǐng)域更好的保證。這種高性能的 AD轉(zhuǎn)換器在 10Mhz的采樣速率下可用于交 流和直流場(chǎng)合。該芯片 的管腳如圖 14所示： 圖 14 ADS802管腳圖 武漢理工大學(xué)畢業(yè)設(shè)計(jì)（論文） 20 如上圖所示， B1B12從高到低是數(shù)據(jù)位； GND和 Vs分別是地和 +5V電源；CLK腳是轉(zhuǎn)換時(shí)鐘輸入，要求 50%的占空比； OE 是數(shù)據(jù)輸出使能端，高電平的時(shí)候?yàn)楦咦钁B(tài)，低電平或不接時(shí)正常輸出，內(nèi)部有下拉電阻； MSBI位是 數(shù)據(jù) 最高位 倒置位，可以決定數(shù)據(jù)輸出的類型，高電平是轉(zhuǎn)換結(jié)果互補(bǔ)輸出，低電平或不接時(shí)直接輸出，內(nèi)部有下拉電阻； REFB位為低參考旁路，為外部提供 +的參考電壓； CM為公共端 ，它的輸出電壓為（ REFT+REFB） /2； REFB位為高參考旁路，為外部提供 + 。 AD802的驅(qū)動(dòng)時(shí)序很簡單，各個(gè)管腳配置好后給時(shí)鐘就可以輸出數(shù)字信號(hào)。 芯片的 PDF資料上有說明，這里就不指出。 (2)ADC 單元硬件電路 圖 15 ADS802 驅(qū)動(dòng)電路 本設(shè)計(jì)的信號(hào)輸入是函數(shù)發(fā)生器給出的，采用單端輸入 。 在這種情況下信號(hào)要直流耦合，所以接口電路在模擬信號(hào)前端加了一個(gè)偏置電壓。 該電路如圖 15所示， 采用 OPA2681（內(nèi)部集成兩片高速運(yùn)放） 完成前級(jí)模擬信號(hào)的驅(qū)動(dòng) 。 第一級(jí)為跟隨器，將 REFB 基準(zhǔn) 電壓跟隨分壓后作為下一級(jí)的抬升電壓。第二級(jí)將輸入的交流信號(hào)抬升到直流信號(hào)，電路對(duì)于交流信號(hào)為反相放大 1 倍，對(duì)于直流為同相放大 2 倍，合理的選擇分壓電阻，使得單電源供電運(yùn)放可以將交流信號(hào)抬升以便于 AD 的單端輸入。 整體的電路圖見附錄 2。 VGA 顯示單元設(shè)計(jì) VGA（視頻圖形陣列）作為一種標(biāo)準(zhǔn)的顯示接口已經(jīng)得到了廣泛的應(yīng)用。由于 VGA 接口對(duì)于時(shí)序十分嚴(yán)格，而傳統(tǒng) 嵌入式 單片機(jī)在處理速度上并不能達(dá)到其時(shí)序要求?，F(xiàn)采用 NIOS系統(tǒng) ，實(shí)現(xiàn) VGA 接口的顯示器的驅(qū)動(dòng) 。 VGA接口有 16個(gè)針腳，通常情況下，對(duì) VGA 顯示器進(jìn)行驅(qū)動(dòng)只需要 5 個(gè)信號(hào)即可，包括：行、場(chǎng)幀同步信號(hào)，紅、綠、蘭 (即 RGB)三色信號(hào)。其中行、場(chǎng)同步信號(hào)為數(shù)字信號(hào)，紅、綠、蘭三色信號(hào)為模擬信號(hào)。三色信號(hào)的輸入電壓范武漢理工大學(xué)畢業(yè)設(shè)計(jì)（論文） 21 圍是 ，采用 ADV7123來產(chǎn)生此信號(hào)時(shí) 。 VGA顯示器進(jìn)行顯示時(shí)是采用逐行掃描方式，它從屏幕的左上方開始逐點(diǎn)掃描，每行 (640個(gè)點(diǎn) )掃描完成后，產(chǎn)生行同步負(fù)脈沖，并進(jìn)行行消隱，然后回到下一行的最左邊，開始新一行的掃描，直到掃描到屏幕的最右下方，即掃描完一幀圖像 (共 480行 )，然后產(chǎn)生場(chǎng)同步負(fù)脈沖，并進(jìn)行場(chǎng)消隱，最后又回到屏 幕的最左上方，開始下一幀的掃描。VGA 接口時(shí)序是對(duì)其實(shí)現(xiàn)驅(qū)動(dòng)與控制的關(guān)鍵所在，也是難點(diǎn)所在。難不光難在時(shí)序的產(chǎn)生，更多的是在于處理速度上的問題 ]15[ 。 圖 16為 VGA時(shí)序圖： dis pTpwT fpT bpTST 圖 16 VGA控制時(shí)序圖 表 2 VGA 接口各時(shí)序部分時(shí)間表 符號(hào) 含義 垂直同步 水平同步 時(shí)間 時(shí)鐘 線速 時(shí)間 時(shí)鐘 Ts 同步脈沖時(shí)間 417800 512 32us 800 Tdisp 顯示時(shí)間 384000 480 640 Tpw 脈沖寬度 64us 1600 2 96 Tfp 前廊 320us 8000 10 640ns 16 Tbp 后廊 928us 23200 29 48 由上面列出的圖示與數(shù)據(jù)可以得知， VGA顯示器掃描一屏，垂直掃描有 512 線，其中 480 線有效，其它 32 線位于消隱區(qū)，不在可視范圍內(nèi)。水平掃描有 800 線，其中 640 線有效，需要寫入像素?cái)?shù)據(jù)，其它 160 線位于消隱區(qū)。消隱區(qū)與無效掃描與掃描設(shè)備的掃描方式是有關(guān)的 。在一行掃描完畢時(shí)，將回到下一行的開頭進(jìn)行新的掃描，這個(gè)回置過程是需要一定的時(shí)間的。所以需要一個(gè)消隱區(qū)，使得回置過程不可見。驅(qū)動(dòng)時(shí)，一定要嚴(yán)格遵循顯示器的掃描順序與控制時(shí)序，否則可能造成顯示失真或根本無顯示（比如寫入的像素落在了消隱區(qū)）。 Nios在 50M的頻率下，機(jī)器周期為約 ，與 VGA 時(shí)序相比，行同步與場(chǎng)同步信號(hào)的產(chǎn)生是沒有問題的。而在 640Hz*480Hz*60Hz分辨率的情況下，像素寫入頻率為 25MH