基于sopc的正弦信號源課程設(shè)計-資料下載頁
2025-06-22 17:36本頁面
【正文】 如下圖7：等待設(shè)置讀取頻率數(shù)據(jù)整理數(shù)據(jù)并寫入DDS顯示數(shù)據(jù)返回是否 圖7 8051內(nèi)置程序流程圖 DDS邏輯電路設(shè)計根據(jù)前面介紹的DDS的原理，F(xiàn)PGA內(nèi)部的DDS邏輯電路包括頻率控制字寄存器，相位累加器，同步寄存器，正弦查詢表，其原理圖如下圖8，其中DDS系統(tǒng)時鐘為50MHz，可得輸出信號的最小頻率（分辨率）為Hz，在保證每個周期有至少有25點的情況下，輸出信號的最大頻率為。圖8 DDS數(shù)字邏輯部分原理圖其利用MATLAB中的DSP Builder仿真結(jié)果如下圖9，其中頻率控制字為00000001H。圖9 DDS仿真電路圖 6 實物制作與硬件調(diào)試硬件的調(diào)試要遵循逐級調(diào)試的原則。首先要對整個硬件系統(tǒng)進(jìn)行逐級焊接調(diào)試，硬件部分包括LCD1602，3X4矩陣式鍵盤，DA轉(zhuǎn)換部分。其中LCD1602，矩陣式鍵盤部分焊接調(diào)試比較簡單，利用單片機(jī)調(diào)試好相關(guān)程序模塊就可以了。DA轉(zhuǎn)換及處理部分是一個比較關(guān)鍵的部分，由于電路的工作速度比較高，電路的布局和處理直接影響到輸出信號的質(zhì)量，因此在這一部分要注意相關(guān)的高速電路的布線規(guī)則，DAC900的數(shù)字電源與模擬電源要注意隔離，盡量單點接地，最好使用印刷電路板，并且要鋪地，各個電源處要加去耦電容。其次是FPGA的內(nèi)部的邏輯設(shè)計，對于FPGA的內(nèi)部的邏輯設(shè)計，首先是要利用Quartus II做好仿真，以確保FPGA內(nèi)部邏輯的各個模塊工作正常。其次，要注意協(xié)調(diào)各個模塊的工作，確保各個模塊之間能夠相互協(xié)調(diào)，有序的工作而不至于相互影響。利用Keil C51逐個調(diào)試好各個模塊后再進(jìn)行整體程序調(diào)試。本設(shè)計中，我們以NIOS II 核心板為基礎(chǔ)，利用Keil C51 編譯好MCU的控制程序，加載設(shè)計文件的MCU的ROM中，再利用Quartus II編譯下載到FPGA中進(jìn)行系統(tǒng)整體調(diào)試。經(jīng)調(diào)試我們發(fā)現(xiàn)效果比較好，輸出的正弦波頻率可達(dá)1MHz，其中再0500KHz內(nèi)信號的失真較小。7總結(jié) 通過此次課程設(shè)計，使我鞏固了已學(xué)的集成電路設(shè)計的知識，進(jìn)一步加強(qiáng)了集成電路設(shè)計方法，單片機(jī)編程及應(yīng)用，數(shù)字電路模擬電路的相關(guān)應(yīng)用等方面的能力。 在學(xué)習(xí)的過程中，相互討論，互相幫助是必不可少的。通過解決同學(xué)們遇到的問題，使我的知識有了很大程度的增加，提高了動手實踐能力，而且還能增進(jìn)同學(xué)間的友誼。 不僅如此，通過本次設(shè)計，我靈活掌握了集成電路設(shè)計開發(fā)和應(yīng)用的相關(guān)只是，這為今后在數(shù)字通信應(yīng)用及從事相關(guān)方面工作打下了基礎(chǔ)。 總之，收獲是頗豐的，只要認(rèn)真對待每一次課程設(shè)計的機(jī)會，我們就能夠獲取知識，得到提高。態(tài)度決定一切。參考文獻(xiàn)[1] 潘松，（第2版）.清華大學(xué)出版社， [2] 譚博學(xué)，. 電子工業(yè)出版社，[3] ， [4] 李群芳，（第2版）.電子工業(yè)出版社,[5] 高德遠(yuǎn). 系統(tǒng)和電路的設(shè)計原理. 高等教育出版社，[6] ，13
環(huán)評公示相關(guān)推薦
鄂ICP備17016276號-1