【導(dǎo)讀】目前使用的信號(hào)發(fā)生器大部分是函數(shù)信號(hào)發(fā)生器，且特殊波形發(fā)生器的價(jià)格。所以本設(shè)計(jì)使用的是AT89c51單片機(jī)構(gòu)成的發(fā)生器，可產(chǎn)生三角波、方波、正弦。波等多種特殊波形和任意波形，波形的頻率可用程序控制改變。在單片機(jī)上加外圍器件。距陣式鍵盤(pán)，通過(guò)鍵盤(pán)控制波形頻率的增減以及波形的選擇，并用了LCD顯示頻率大小。形接在示波器上顯示。本設(shè)計(jì)具有線(xiàn)路簡(jiǎn)單、結(jié)構(gòu)緊湊、價(jià)格低廉、性能優(yōu)越等優(yōu)點(diǎn)。

　　

【正文】 阻抗的線(xiàn)性運(yùn)算放大器實(shí)現(xiàn)這個(gè)供功能。運(yùn)放的反饋電阻可通過(guò) RFB 端引用片內(nèi)固有電阻，還可以外接。 該片邏輯輸入滿(mǎn)足 TTL 電壓電平范圍，可直接與 TTL 電路或微機(jī)電路相接，下面是芯片電路原理圖 320 圖 320 DAC0832電路原理圖 如圖 320 所示，待轉(zhuǎn)換的 8 位數(shù)字量由芯片的 8位數(shù)據(jù)輸入線(xiàn) D0～ D7 輸入，經(jīng) DAC0832 轉(zhuǎn)換后，通過(guò) 2個(gè)電流輸出端 IOUT1 和 IOUT2 輸出， IOUT1 是邏輯電平為 1的各位輸出電流之和， IOUT2 是邏輯電平為 0的各位輸出電流之和。另外， ILE、 、 、 和 是控制轉(zhuǎn)換的控制信號(hào)。 30 DAC0832 由 8 位輸入寄存器、 8位 DAC 寄存器和 8位 D/A轉(zhuǎn)換電路組成。輸入寄存器和 DAC 寄存器作為雙緩沖，因?yàn)樵?CPU 數(shù)據(jù)線(xiàn)直接接到 DAC0832 的輸入端時(shí)，數(shù)據(jù)在輸入端保持的時(shí)間僅僅是在 CPU 執(zhí)行輸出指令的瞬間內(nèi)，輸入寄存器可用于保存此瞬間出現(xiàn)的數(shù)據(jù)。有時(shí)，微機(jī)控制系統(tǒng)要求同時(shí)輸出多個(gè)模擬量參數(shù)，此時(shí)對(duì)應(yīng)于每一種參數(shù)需要一片 DAC0832，每片 DAC0832 的轉(zhuǎn)換時(shí)間相同，就可采用 DAC 寄存器對(duì) CPU 分時(shí)輸入到輸入寄存器的各參數(shù)在同一時(shí)刻開(kāi)始鎖存，進(jìn)而同時(shí)產(chǎn)生各模擬信號(hào)。 控制信號(hào) ILE、 、 用來(lái)控制輸入寄存器。當(dāng) ILE 為高電平， 為低電平， 為負(fù)脈沖時(shí)，在 LE產(chǎn)生正脈沖；其中 LE 為高電平時(shí)，輸入寄存器的狀態(tài)隨數(shù)據(jù)輸入線(xiàn)狀態(tài)變化， LE 的負(fù)跳變將輸入數(shù)據(jù)線(xiàn)上的信息存入輸入寄存器。 控制信號(hào) 和 用來(lái)控制 8 位 A/D 轉(zhuǎn)換器。當(dāng) 為低電平， 輸入負(fù)脈沖時(shí)，則在 LE產(chǎn)生正脈沖；其中 LE 為高電平時(shí)， DAC 寄存器的輸入與輸出的狀態(tài)一致， LE負(fù)跳變，輸入寄存器內(nèi)容存入 DAC寄存器。 DAC0832 的數(shù)據(jù)輸出方式 在微機(jī)應(yīng)用系統(tǒng)中 ,通常使用的是電壓信號(hào) ,而DAC0832 輸出的是電流信號(hào)，這就需要由運(yùn)算放大器組成的電路實(shí)現(xiàn)轉(zhuǎn)換。其中有輸出電壓各自極性固定的單位性輸出和在隨動(dòng)系統(tǒng)中輸出電壓有正負(fù)極性的雙極性輸出兩種輸出方式。 3. DAC 0832 同 CPU的連接 微處理器與 DAC0832 之間可以不加鎖存器，而是利用 DAC0832 內(nèi)部鎖存器，將 CPU 通過(guò)數(shù)據(jù)總線(xiàn)直接向 DAC0832 輸出的停留時(shí)間很短的數(shù)據(jù)保存，直至轉(zhuǎn)換結(jié)束。 DAC0832 同 CPU 的接口如圖 321所示 .DAC0832 作為微處理器的一個(gè)端口，用地址 92H的選通作為 和 的控制信號(hào)，微處理器的寫(xiě)信號(hào)直接來(lái)控制和 。 31 圖 321 DAC0832和 CPU連接電路 本系統(tǒng) D/A 轉(zhuǎn)換電路圖 322 圖 322 D/A轉(zhuǎn)換電路圖 32 DAC0832 芯片原理 ① 管腳功能介紹 （ 如圖 5 所示 ） 圖 5 DAC0832 管腳圖 (1) DI7～ DI0： 8 位的數(shù)據(jù)輸入端， DI7為最高位。 (2) IOUT1：模擬電流輸出端 1，當(dāng) DAC 寄存器中數(shù)據(jù) 全為 1 時(shí)，輸出電流最大，當(dāng) DAC 寄存器中數(shù)據(jù) 全為 0 時(shí)，輸出電流為 0。 (3) IOUT2：模擬電流輸出端 2， IOUT2與 IOUT1的和為一個(gè)常數(shù)，即 IOUT1＋ IOUT2＝常數(shù)。 (4) RFB：反饋電阻引出端， DAC0832 內(nèi)部已經(jīng)有反饋電阻，所以 RFB端可以直接接到外部運(yùn)算放大器的輸出端，這樣相當(dāng)于將一個(gè)反饋電阻接在運(yùn)算放大器的輸出端和輸入端之間。 (5) VREF：參考電壓輸入端，此端可接一個(gè)正電壓，也可接一個(gè)負(fù)電壓，它決定 0至 255 的數(shù)字量轉(zhuǎn)化出來(lái)的模擬量電壓值的幅度， VREF范圍為 (+10～ 10)V。 VREF端與 D/A 內(nèi)部 T 形電阻網(wǎng)絡(luò)相連。 (6) Vcc：芯片供電電 壓，范圍為 (+5~ 15)V。 (7) AGND：模擬量地，即模擬電路接地端。 (8) DGND：數(shù)字量地。 當(dāng) WR2 和 XFER 同時(shí)有效時(shí)， 8 位 DAC 寄存器端為高電平 “1”，此時(shí) DAC寄存器的輸出端 Q 跟隨輸入端 D 也就是輸入寄存器 Q 端的電平變化；反之，當(dāng)端為低電平 “0”時(shí)，第一級(jí) 8 位輸入寄存器 Q 端的狀態(tài)則鎖存到第二級(jí) 8 位 DAC寄存器中，以便第三級(jí) 8 位 DAC 轉(zhuǎn)換器進(jìn)行 D/A 轉(zhuǎn)換。 一般情況下為了簡(jiǎn)化接口電路，可以把和直接接地，使第二級(jí) 8 位 DAC 寄存器的輸入端到輸出端直通，只有第一級(jí) 8 位輸入寄存器置成可選通、可 鎖存的單緩沖輸入方式。 特殊情況下可采用雙緩沖輸入方式，即把兩個(gè)寄存器都分別 33 接成受控方式 制作低頻信號(hào)發(fā)生器有許多方案：主要有單緩沖方式，雙緩沖方式和直通方式。 單緩沖方式 具有 適用于只有一路模擬信號(hào)輸出或幾路模擬信號(hào)非同步輸出的情形的優(yōu)點(diǎn) ，但是 電路線(xiàn)路連接比較簡(jiǎn)單 。而 雙緩沖方式適用于在需要同時(shí)輸出幾路模擬信號(hào)的場(chǎng)合 ， 每一路模擬量輸出需一片 DAC0832 芯片，構(gòu)成多個(gè)DAC0832 同步輸出電路 ， 程序簡(jiǎn)單化 ，但是 電路線(xiàn)路連接比較復(fù)雜。根據(jù)以上分析，我們的課題選擇了單緩沖方式使用方便，程序簡(jiǎn)單，易操作。 DAC0832 主要是用于波形的數(shù)據(jù)的傳送，是本 題 目電路中的主要芯片 D/A 轉(zhuǎn)換器的性能指標(biāo) [16]： ：輸出模擬電壓應(yīng)能區(qū)分 0～ 2n1共 2n 個(gè)輸入數(shù)字量。表示方法： （ 1）用輸入二進(jìn)制數(shù)的位數(shù)表示；如 8 位。 （ 2) 用輸出模擬電壓的最小值與最大值的比值表示。指最小輸出電壓和最大輸出電壓之比。 DAC0808 的分辨率為 1/256。 2．精度： DAC 實(shí)際輸出電壓與理想的輸出電壓的偏差。 DAC0808 的最大滿(mǎn)刻度偏差為 +1LSB 。 3．線(xiàn)性度： DAC 實(shí)際傳輸特性曲線(xiàn)與理想的傳輸特性曲線(xiàn)的偏差。 DAC0808的最大誤差為 +% 。 4．溫度靈敏度：在輸入不變的情況下，輸出模擬電壓隨溫度變化產(chǎn)生的變化量。一般用滿(mǎn)刻度輸出條件下溫度每升高 1℃，輸出電壓變化的百分?jǐn)?shù)作為溫度系數(shù)。 5．轉(zhuǎn)換速度：用完成一次轉(zhuǎn)換所需的時(shí)間 —— 建立時(shí)間 Tset 來(lái)衡量。建立時(shí)間：輸入信號(hào)從開(kāi)始變化到輸出電壓進(jìn)入與穩(wěn)態(tài)值相差 1/2LSB 范圍以?xún)?nèi)的時(shí)間。輸入信號(hào)由全 0 變?yōu)槿?1 所需時(shí)間最長(zhǎng)。當(dāng)外接運(yùn)放時(shí)，轉(zhuǎn)換時(shí)間還應(yīng)加上運(yùn)放的上升（下降）時(shí)間。 ? ? ? ?ROsTR SVtT m a xm a x ?? （ 3— 2） 式中 ? ?maxTRT 為轉(zhuǎn)換時(shí)間 ， st 為建立時(shí)間， ? ?maxoV 輸出最大電壓值， RS 為運(yùn)放輸出轉(zhuǎn)換速率。 二、 D/A 轉(zhuǎn)換器的分類(lèi) D/A 轉(zhuǎn)換器的品種繁多、性能各異。按輸入數(shù)字量的位數(shù)分： 8 位、 10位、12位和 16 位等；按輸入的數(shù)碼分：二進(jìn)制方式和 BCD 碼方式；按傳送數(shù)字 量的 34 方式分：并行方式和串行方式；按輸出形式分：電流輸出型和電壓輸出型，電壓輸出型又有單極性和雙極性；按與單片機(jī)的接口分：帶輸入鎖存的和不帶輸入鎖存的。 35 I/V 轉(zhuǎn)換波形輸出電路 DAC0832 為電流輸出型轉(zhuǎn)換器 ,一般要 求輸出是電壓，所以還必須經(jīng)過(guò)一個(gè)外接的運(yùn)算放大器轉(zhuǎn)換成電壓。 如圖 323 所示為一種用兩級(jí)運(yùn)算放大器組成的模擬電壓輸出電路。從 第一個(gè)運(yùn)放 輸出為單極性模擬電壓，從 第二個(gè)運(yùn)放 輸出為雙極性模擬電壓。如果參考電壓為 +5V，則點(diǎn) a 輸出電壓為 0～ 5V，點(diǎn) b輸出電壓為 177。 5V。 圖 323 I/V轉(zhuǎn)換 波形發(fā)生電路 一、 LM324 簡(jiǎn)介 LM324 是四運(yùn)放集成電路，它采用 14 腳雙列直插塑料封裝，外形如圖所示。它的內(nèi)部包含四組形式完全相同的運(yùn)算放大器，除電源共用外 ,四組運(yùn)放相互獨(dú)立。每一組運(yùn)算放大器可用圖 1 所示的符號(hào)來(lái)表示，它有 5 個(gè)引出腳，其中“ +”、“ ”為兩個(gè)信號(hào)輸入端，“ V+”、“ V”為正、負(fù)電源端，“ Vo”為輸出端。兩個(gè)信號(hào)輸入端中， Vi （ ）為反相輸入端，表示運(yùn)放輸出端 Vo 的信號(hào)與該輸入端的相位相反； Vi+（ +）為同相輸入端，表示運(yùn)放輸出端 Vo 的信號(hào)與該輸入端的相位相同。 LM324 的引腳排列見(jiàn)圖 2。 由于 LM324 四運(yùn)放電路具有電源電壓范圍寬，靜態(tài)功耗小，可單電源使用，價(jià)格低廉等優(yōu)點(diǎn)，因此被廣泛應(yīng)用在各種電路中。 36 LM324 圖 33 各對(duì)應(yīng)管腳 由于 LM324 四運(yùn)放電路具有電源電壓范圍寬，靜態(tài)功耗小，可單電源使用，價(jià)格低廉等優(yōu)點(diǎn)，因此被廣泛應(yīng)用在各種電路中。如下圖 33各對(duì)應(yīng)管腳。 )LM324 工作原理 （ 管腳功能如圖 9 所示 ） 37 圖 9 LM324 管腳圖 在此項(xiàng)目中用了 LM324 的 三組運(yùn)放，分別置于第一級(jí)輸出，第一、二級(jí)之間，第二級(jí)輸出。 原理圖 電壓變換原理圖如圖 327 所示 圖 327 系統(tǒng)信號(hào)變換 雙極性輸出實(shí)現(xiàn) 若 D/A 轉(zhuǎn)換器輸出為雙極性， 如圖 4 所示。 38 I o u t1I o u t2V f bD A C 0 8 3 2U1567B1098CR 2 = RR 1 = 2 RR 3 = 2 RRV o u t2V r e f = (數(shù)字碼 1 2 8 ) / 1 2 8+ 5 VV o u t 1I1I2 圖 7 D/A轉(zhuǎn)換器雙極性輸出電路 圖 7 中，運(yùn)算放大器 A2的作用是把運(yùn)算放大器 A1的單向輸出電壓轉(zhuǎn)換成雙向輸出電壓。其原理是將 A2的輸入端 Σ 通過(guò)電阻 R1與參考電壓 VREF相連， VREF經(jīng) R1向 A2提供一個(gè)偏流 I1，其電流方向與 I2相反，因此運(yùn)算放大器 A2的輸入電流為 I I2之代數(shù)和。則 D/A 轉(zhuǎn)換器的總輸出 電壓為： URRWRRWVU R E F ????? 211 （ 11） 25639。nREF DVU ??? （ 12） REFV 為 DAC0832 提供的參考電壓， 39。nD 輸入的波形數(shù)據(jù)。由上兩式可得： )1256(256 1239。39。211 RRDRWVDVRRWRRWVU nREFnREFREF ?????????? （ 13） 取 21 2RR? ，當(dāng) 039。 ?nD 時(shí)，21 2RRWVU REF ??? ； 12839。 ?nD 時(shí)， 01?U ； 25539。 ?nD時(shí)，21 2RRWVU REF ?? 。由上述分析可看出， 39。nD 取不同數(shù)據(jù)時(shí)（ 0～ 255），可得對(duì)稱(chēng)的雙極性波形輸出。再取 1RRW? ，則式 （ 11）可表示為： )1128( 39。1 ??? nREF DVU 39 由上式可知，輸出信號(hào)的幅度受 REFV 的改變而改變。 第 4 章 軟件設(shè)計(jì) 軟件總體設(shè)計(jì) 應(yīng)用系統(tǒng)中的應(yīng)用軟件是根據(jù)系統(tǒng)功能要求而設(shè)計(jì)的，能可靠地實(shí)現(xiàn)系統(tǒng)的各種功能。一個(gè)優(yōu)秀的應(yīng)用系統(tǒng)的應(yīng)具有下列特點(diǎn)： (1)根據(jù)軟件功能要求，將系統(tǒng)軟件分成若干個(gè)獨(dú)立的部分。設(shè)計(jì)出軟件的總體結(jié)構(gòu)，使其結(jié) 構(gòu)清晰、流程合理。 (2)要樹(shù)立結(jié)構(gòu)化程序設(shè)計(jì)風(fēng)格，各功能程序模塊化、子程序化。既便于調(diào)試、鏈接，又便于移植、修改。 (3)建立正確的數(shù)學(xué)模型。即根據(jù)功能要求，描述各個(gè)輸入和輸出變量之間的數(shù)學(xué)關(guān)系，它是關(guān)系到系統(tǒng)好壞的重要因素。 (4)為提高軟件設(shè)計(jì)的總體效率，以簡(jiǎn)明、直觀(guān)法對(duì)任務(wù)進(jìn)行描述，在編寫(xiě)應(yīng)用軟件之前，應(yīng)繪制出程序流程圖。 (5)要合理分配系統(tǒng)資源，包括 ROM、 RAM、定時(shí)數(shù)器、中斷資源等。 (6)注意在程序的有關(guān)位置處寫(xiě)上功能注釋?zhuān)岣?