【導(dǎo)讀】數(shù)字頻率計(jì)是工程上常用的一種儀表,用于對(duì)信號(hào)源輸出的頻率、周期等參量進(jìn)行測(cè)量。統(tǒng)設(shè)計(jì),培養(yǎng)理論聯(lián)系實(shí)際的能力,培養(yǎng)解決實(shí)際問題的能力。以可編程邏輯器件為控制核心,設(shè)計(jì)一個(gè)數(shù)字顯示的簡(jiǎn)易頻率計(jì)。設(shè)計(jì)檢測(cè)電路,測(cè)量信號(hào)類型為方波、正弦波;設(shè)計(jì)一個(gè)6為系統(tǒng)顯示電路,能循環(huán)顯示測(cè)量值。設(shè)計(jì)軟件流程框圖并編寫主程序清單;畢業(yè)設(shè)計(jì)報(bào)告字?jǐn)?shù)2萬字;畫1張1#的系統(tǒng)硬件電路圖;查閱、消化資料。總體方案論證、方案設(shè)計(jì)。法,增強(qiáng)了設(shè)計(jì)的靈活性。該設(shè)計(jì)電路簡(jiǎn)潔,軟件潛力得到充分挖掘,低頻段測(cè)量精度。高,有效防止了干擾的侵入。頻原理的頻率計(jì)的測(cè)量精度隨被測(cè)信號(hào)頻率的下降而降低的缺點(diǎn)。但具有較高的測(cè)量精度,而且在整個(gè)頻率區(qū)域保持恒定的測(cè)試精度。其中硬件電路包括鍵控制模塊、顯。CPLD采用VHDL語言編寫,根據(jù)控制信。號(hào)不同進(jìn)行計(jì)數(shù),并且輸出計(jì)數(shù)值到其接口中。波等等,測(cè)量范圍為1Hz-1MHz輸入信號(hào)經(jīng)過放大整形后接入CPLD電路。