【導(dǎo)讀】被包含在Linux內(nèi)核中。KVM基于x86硬件虛擬化技術(shù)，它的運(yùn)行要求IntelVT-x或AMDSVM. KVM的實現(xiàn)采用宿主機(jī)模型。，由于KVM是集成在Linux內(nèi)核中的，因此可以自然地使用Linux內(nèi)核提供的。內(nèi)存管理、多處理器支持等功能，易于實現(xiàn)，而且還可以隨著Linux內(nèi)核的發(fā)展而發(fā)展。外，目前KVM的所有I/O虛擬化工作是借助Qemu完成的，也顯著地降低了實現(xiàn)的工作量。以上可以說是KVM的優(yōu)勢所在。現(xiàn)，因此有關(guān)術(shù)語的使用與IntelVT-x保持一致。實現(xiàn)虛擬化需要兩個必要條件，第一是能夠讀取和恢。復(fù)處理器的當(dāng)前狀態(tài)，第二是有某種機(jī)制防止虛擬機(jī)對系統(tǒng)全局狀態(tài)進(jìn)行修改。并為目標(biāo)任務(wù)恢復(fù)應(yīng)用編程接口的狀態(tài)。在傳統(tǒng)x86處理器上，共有4種模式的操作，也就是常說的4個。x86處理器完全有機(jī)會以較小的代價。問題統(tǒng)稱為x86平臺的虛擬化漏洞。機(jī)監(jiān)控器的存儲空間，對虛擬機(jī)監(jiān)控器造成威脅。權(quán)級執(zhí)行SYSEXIT指令將導(dǎo)致故障。虛擬機(jī)監(jiān)控器為了及時得知虛擬機(jī)已打開中斷，也必須截獲操作系統(tǒng)對。法通過指令訪問的。當(dāng)虛擬機(jī)切換時，IA-32沒有提供保存和恢

　　

【正文】 op s … kvm_ vcpu _r e le ase kvm_ vcpu _i octl kvm_ vcpu _mmap … struct kvm_ vcpu … vc pu id … … wait_ qu eue ar ch kvm_ run guest_ mo de stat … kvm_ ar ch … ac tive_ mmu_p ag es vpi c vi oapic vpi t … tss_a dd r ept_i dent ity _p ag eta ble … vm _fd vc pu _fd[] rum[] kvm _r un [] kmv_ c allback kvm_ run r equest_interrup t_winw … ex it_r e aso n … cr8 api c_ b ase un io n i nf o kvm_ vcpu _ar ch host_tsc intr_ wind ow_ open … r eg s[] rip cr 0/2/3/4/ 8 … mmu … kvm_ c ontex t (gl obal) fd … … struct rmo de kvm_ c allback s inb/inw/inl outb/outw/outl mmi o_r ea d/ write debu g hal t/shu td ow n post/pr e_ kv m_ run tp r_ ac c ess kvm_ mmu ops … ro ot _hpa r oo t _l e vel shadow_r oot _l e ve l pae_r o ot rm ode ac tive sav e _iopl tr/e s/ds/fs/ gs qemu kvm mm_ struct … dev_ c ount devs[] kvm_ i o_ bu s dev_ c ount devs[] kvm_ mmu _pa ge li nk … gfn r ole spt … slo t_bit_map … shadow_pa ge_ta ble … par ent_pte … kvm_ mmu _pa ge li nk … gfn r ole spt … slo t_bit_map … par ent_pte … shadow_pa ge_ta ble pte pte … pte … … r everse ma pp ing kvm_ mmu _pa ge l ink … gfn r ole spt … slo t_bit_map … par ent_pte … pag e … shadow_pa ge_ta ble pte … pte … … … pag e … pag e … opa qu e mma pp ed … vm cs … … vm cs [0] =INV A ID_P AGE PDPT [1] =INV A I D _P AGE [2] =INV A I D _P AGE [3] =INV A I D _P AGE 附 2 KVM虛擬機(jī)的 VMCS的基本配置 字段 最低配置 可選配置 備注 pinbased vmexecution control PIN_BASED_EXT_INTR_MASK PIN_BASED_NMI_EXITING PIN_BASED_VIRTUAL_NMIS cpubased vmexecution control CPU_BASED_HLT_EXITING CPU_BASED_CR3_LOAD_EXITING CPU_BASED_CR3_STORE_EXITING CPU_BASED_USE_IO_BITMAPS CPU_BASED_MOV_DR_EXITING CPU_BASED_USE_TSC_OFFSETING ifdef CONFIG_X86_64 CPU_BASED_CR8_LOAD_EXITING CPU_BASED_CR8_STORE_EXITING endif CPU_BASED_TPR_SHADOW CPU_BASED_USE_MSR_BITMAPS CPU_BASED_ACTIVATE_SECONDARY_CONTROLS 如果配置了 CPU_BASED_TPR_SHADOW，則關(guān)閉 CPU_BASED_CR8_LOAD_EXITING和 CPU_BASED_CR8_STORE_EXITING 配置，這樣可以避免無謂的 VM exit secondary cpubased vmexecution control SECONDARY_EXEC_VIRTUALIZE_APIC_ACCESSES SECONDARY_EXEC_WBINVD_EXITING SECONDARY_EXEC_ENABLE_VPID SECONDARY_EXEC_ENABLE_EPT 僅當(dāng) cpubased vmexecution control中開啟了 CPU_BASED_ACTIVATE_SECONDARY_CONTROLS 配置時， secondary cpubased vmexecution control才有效 如果啟用了 SECONDARY_EXEC_ENABLE_EPT配置，則關(guān)閉 cpubased vmexecution control中的 CPU_BASED_CR3_LOAD_EXITING CPU_BASED_CR3_STORE_EXITING 以避免無謂的退出 vm_exit control ifdef CONFIG_X86_64 VM_EXIT_HOST_ADDR_SPACE_SIZE。 endif vm_entry control 附 3 Intel分頁機(jī)制 簡介 在介紹內(nèi)存虛擬化原理和實現(xiàn)之前，有必要首先介紹以下 Intel 處理器的分頁機(jī)制。由于歷史的原因， Intel處理器的分頁機(jī)制比較復(fù)雜，可分為普通 IA32分頁機(jī)制、支持 PAE的 IA32分頁機(jī)制、 IA32e分頁機(jī)制和 PSE36分頁機(jī)制。 普通 IA32 分頁機(jī)制支持 32 位物理地址和 32 位線性地址。采用 2 級頁表，頁目錄 PD或每個頁表 PT中可容納 1024個 32位表項，此時 CR3 又稱為 PDBR，指向頁目錄物理地址。 支持 PAE的 IA32分頁機(jī)制支持 36位物理地址和 32位線性地址。采用 3級頁表， 除頁目錄 PD 和頁表 PT 之外還引入了處于第 3 級的頁目錄指針表 PDPT（ Page Directory Pointer Table）。 PDPT只有 1個，其中容納 4個 64位表項，每個 PD或 PT容納 512個 64位表項，此時 CR3 又稱為 PDPTR，指向 PDPT的物理地址。 IA32e分頁機(jī)制支持 64位線性地址和 52位物理地址，不過在目前的實現(xiàn)中，僅支持 48位線性地址和 40位物理地址。采用 4級頁表，除 PDPT、 PD和 PT外，還引入了 PML4T（ Page Map Level 4 Table），并且每個 PDPT的表項數(shù)目由 PAE機(jī)制中的 4項擴(kuò)展為 512項，每個 PD和 PT中包含 512個表項。此時 CR3 又稱為 PML4，指向 PML4T的物理地址。 從 Pentium III開始還支持 PSE36分頁機(jī)制，支持 36位物理地址和 32位線性地址。該機(jī)制給出了一種除 PAE 以外的至此 36 位物理地址的方式，采用該機(jī)制需關(guān)閉 PAE。僅有 1 張頁表 PD，其中包含 1024 個表項，每個表項中的 22~31 以及 13~16 位共同構(gòu)成 4MB 頁地址的高 14位，線性地址的低 22位用于頁內(nèi)索引。此時 CR3 稱為 PDBR，指向 PD。 如果啟動了 PSE機(jī)制，頁的大小除了典型 的 4KB以外，還可能是 4MB或 2MB。其中，普通 IA32分頁機(jī)制可支持 4MB頁，而支持 PAE的 IA32分頁機(jī)制和 IA32e分頁機(jī)制支持2MB頁。