多路彩燈控制器的設(shè)計(jì)-資料下載頁(yè)
2025-02-04 08:24本頁(yè)面
【導(dǎo)讀】EDA技術(shù)就是依賴功能強(qiáng)大的計(jì)算機(jī)，在EDA工具軟件平臺(tái)上，對(duì)以硬件描述語(yǔ)。布線以及邏輯優(yōu)化和仿真測(cè)試，直至實(shí)現(xiàn)既定的電子線路系統(tǒng)功能。EDA技術(shù)式的設(shè)計(jì)者。的工作僅限于利用軟件的方式，即利用硬件語(yǔ)言和EDA軟件來(lái)完成對(duì)系統(tǒng)硬件功能的實(shí)現(xiàn)，這是電子設(shè)計(jì)的一個(gè)巨大進(jìn)步。我用VHDL語(yǔ)言設(shè)計(jì)了一個(gè)十六路彩燈控制器，六種花型循環(huán)變化，有異步清零開(kāi)關(guān)，并且可以選擇快慢兩種節(jié)拍。運(yùn)用自頂而下的設(shè)計(jì)思想，整個(gè)電路僅有時(shí)序控制和顯示控制兩個(gè)模塊。我們可以從兩方面入手。最后用例化語(yǔ)句。把他們結(jié)合在一起。實(shí)現(xiàn)元器件的組合。CHOOSE是控制彩燈變換快慢的。CHOOSE=0時(shí)，輸出1/8分頻脈沖信號(hào)。求實(shí)現(xiàn)的多路彩燈控制器的花型循環(huán)顯示功能。顯示模塊有2輸入1個(gè)輸出。CLK是時(shí)鐘輸入信號(hào)。RESET是置位信號(hào)，高電平有
【正文】 Q:OUT STD_LOGIC_VECTOR(15 DOWNTO 0))。 8 END AAA。 ARCHITECTURE one OF AAA IS COMPONENT fenpin IS PORT(CHOOSE:IN STD_LOGIC。 CLK:STD_LOGIC。 RESET:IN STD_LOGIC。 CLKOUT:OUT STD_LOGIC)。 END COMPONENT fenpin。 COMPONENT machine IS PORT(CLK:IN STD_LOGIC。 RESET:IN STD_LOGIC。 Q:OUT STD_LOGIC_VECTOR(15 DOWNTO 0))。 END COMPONENT machine。 SIGNAL S1:STD_LOGIC。 BEGIN U1:fenpin PORT MAP(CHOOSE=C,CLK=CLK,RESET=RESET,CLKOUT=S1)。 U2:machine PORT MAP(CLK=S1,RESET=RESET,Q=Q)。 end one。 9 2. 整體模塊 RTL電路圖截圖： ： 10 4 總 結(jié) 此次 EDA 課程設(shè)計(jì)時(shí)間比較緊張。同學(xué)們因?yàn)閯側(cè)胧炙远疾辉趺磿?huì)用 Quartus II 這個(gè)軟件。通過(guò)我們不停的上網(wǎng)找資料，我終于大致了解了如何 將整個(gè)系統(tǒng)根據(jù)不同的功能化分成模塊，再分別進(jìn)行設(shè)計(jì)，逐個(gè)攻破，最后再將其整合 。 用 VHDL 進(jìn)行設(shè)計(jì)，首先應(yīng)該理解， VHDL 語(yǔ)言是一種全方位硬件描述語(yǔ)言，包括系統(tǒng)行為級(jí)，寄存器傳 輸級(jí)和邏輯門(mén)級(jí)多個(gè)設(shè)計(jì)層次。應(yīng)充分利用 VHDL“自頂向下”的設(shè)計(jì)優(yōu)點(diǎn)以及層次化的設(shè)計(jì)概念，層次概念對(duì)于設(shè)計(jì)復(fù)雜的數(shù)字系統(tǒng)是非常有用的，它使得我們可以從簡(jiǎn)單的單元入手，逐漸構(gòu)成龐大而復(fù)雜的系統(tǒng)。通過(guò)使用 EDA 編程既方便有快捷的實(shí)現(xiàn)了程序本次設(shè)計(jì)的程序已經(jīng)在硬件系統(tǒng)上得到了驗(yàn)證 ,實(shí)驗(yàn)表明 ,此設(shè)計(jì)方法能夠滿足多種不同花樣彩燈的變化要求 ,并且該方法便于擴(kuò)展不同變化模式的彩燈花樣。但是試驗(yàn)中也出現(xiàn)了一些不熟練的操作問(wèn)題和一些復(fù)雜程序的不能完全理解都需要我在平時(shí)多學(xué)習(xí)，進(jìn)一步的完善自己。在實(shí)習(xí)中經(jīng)常會(huì)遇到一些自己 可能暫時(shí)無(wú)法想明白的問(wèn)題，請(qǐng)教同學(xué)或老師是很好的做法，節(jié)省時(shí)間也會(huì)從別人上上學(xué)到更多。在設(shè)計(jì)時(shí)和同學(xué)相互交流各自的想法也是很重要的，不同的人對(duì)問(wèn)題的看法總有差異，我們可以從交流中獲得不同的思路，其他人的設(shè)計(jì)一定有比你出色的地方，很好的借鑒，并在大家的商討中選擇最優(yōu)方案最終一定會(huì)得到最好的設(shè)計(jì)方法。 電子技術(shù)課程設(shè)計(jì)是配合電子技術(shù)基礎(chǔ)課程與實(shí)驗(yàn)教學(xué)的一個(gè)非常重要的教學(xué)環(huán)節(jié)。它不但能鞏固我們已所學(xué)的電子技術(shù)的理論知識(shí)，而且能提高我們的電子電路的設(shè)計(jì)水平，還能加強(qiáng)我們綜合分析問(wèn)題和解決問(wèn)題的能力，進(jìn)一步培養(yǎng)我們的實(shí) 驗(yàn)技能和動(dòng)手能力，啟發(fā)我們的創(chuàng)新意識(shí)幾創(chuàng)新思維。 11 參考文獻(xiàn) [1] 潘松 黃繼業(yè) .EDA技術(shù)與 ， [2] 邊計(jì)年 .用 VHDL 設(shè)計(jì)電子線路 .清華大學(xué)出版社， 2021
范文總結(jié)相關(guān)推薦
鄂ICP備17016276號(hào)-1