【文章內(nèi)容簡介】 端,校正好后,數(shù)字鐘應具有分校正和時校正功能,因此,應截斷分個位和時個位的直接計數(shù)通路, 圖37 帶有消抖動電路的校正電路 6)整點報時電路一般時鐘都應具備整點報時電路功能,即在時間出現(xiàn)整點前數(shù)秒內(nèi),數(shù)字鐘會自動報時,電路應在整點前10秒鐘內(nèi)開始整點報時,即當時間在59分50秒到59分59秒期間時, 圖41 7400 四2輸入與非門 圖42 CD4511BCD七段譯碼/驅(qū)動器 圖43 CD4060BD 圖44 74HC390D 圖45 74HC51D 圖46 74HC30 面包板右邊一列上五組豎的相通,下五組豎的相通,面包板的左邊上下分四組,每組中X,Y列(015相通,1640相通,4155相通,ABCDE相通,FGHIJ相通,一個CD4511和一個LED數(shù)碼管連接成一個CD4511驅(qū)動電路,數(shù)碼管可從09顯示,以次來檢查數(shù)碼管的好壞, 4511驅(qū)動電路利用一個LED數(shù)碼管,一塊CD4511,一塊74HC390,一塊74HC00連接成一個十進制計數(shù)器,電路在晶振的作用下數(shù)碼管從0—9顯示, 74390十進制計數(shù)器利用一個LED數(shù)碼管,一塊CD4511,一塊74HC390,一塊74HC00和一個晶振連接成一個六進制計數(shù)器,數(shù)碼管從0—6顯示, 74390六進制計數(shù)器 利用一個六進制電路和一個十進制連接成一個六十進制電路,電路可從0—59顯示, 六十進制電路利用兩個六十進制的電路合成一個雙六十進制電路,兩個六十進制之間有進位, 雙六十進制電路利用CD4060,電阻及晶振連接成一個分頻——晶振電路, 分頻—晶振電路利用74HC51D和74HC00及電阻連接成一個校時電路, 校時電路 整點報時電路利用兩個六十進制和一個十二進制連接成一個時,分,秒都會進位的電路總圖, 時,分,秒的進位連接圖 總接線元件布局簡圖,見附圖61 芯片連接圖見附圖71 八,總結,出現(xiàn)本該相通的地方卻未通的狀況,經(jīng)檢驗發(fā)現(xiàn)主要是由于接觸不良的問題,其中包括線的接觸不良和芯片的接觸不良,在實驗過程中,數(shù)碼管有幾段二極管時隱時現(xiàn),一端接地,另一端接觸每一段二極管,發(fā)現(xiàn)二極管能正常顯示的,再用萬用表歐姆檔檢測每一根線是否接觸良好,在檢測過程中發(fā)現(xiàn)有幾根線有時能接通,有時不能接通,用萬用表歐姆檔檢測有幾個引腳本該相通的地方卻未通,而檢測的導線狀況良好,其解決方法為把CD4511的芯片拔出,根據(jù)面包板孔的的狀況重新調(diào)整其引腳,使其正對于孔,再用力均勻地將芯片插入面包板中,此后發(fā)現(xiàn)能正常顯示,本次實驗中還發(fā)現(xiàn)一塊壞的LED數(shù)碼管和兩塊壞的CD4511,發(fā)現(xiàn)電路只能4,5的跳動,后經(jīng)發(fā)現(xiàn)是由于接到與非門的引腳接錯一根所至,出現(xiàn)時和分都能正常校正時,但秒?yún)s受到影響,特別時一較分鐘的時候秒亂跳,而不校時的時候,秒從40跳到59,然后又跳回40,分和秒之間無進位,電路在時,分,秒進位過程中能正常顯示,校正電路的連線沒有錯誤,后用萬用表的直流電壓檔帶電檢測秒十位的QA,QB,QC和QD腳,發(fā)現(xiàn)QA腳時有電壓時而無電壓,再檢測秒到分和分到時的進位端, 在制作報時電路的過程中,發(fā)現(xiàn)蜂鳴器在57分59秒的時候就開始報時,后經(jīng)檢測電路發(fā)現(xiàn)是由于把74HC30芯片當16引腳的芯片來接,以至接線都錯位,把時個位的QD和時十位的1腳斷開,然后時十位的1腳接到晶振的3腳,時十位的3腳接到秒個位的1腳,所連接的電路圖無法正常工作,時十位從09的跳,時個位只能顯示一個0,在這個電路中3腳的分頻用到兩次,故無法正常顯示,因此要把12進制接到74HC390的一個邏輯電路空出來用于分頻即可,因此把時十位的CD4511的12,6腳接地,7腳改為接74HC390的5腳,74HC390的3,4腳斷開,然后4腳接9腳即可,其中空出的74HC390的3腳就可用于2Hz的分頻,分頻后變?yōu)?Hz,在此次的數(shù)字鐘設計過程中,十進制,六十進制的進位及十二進制的接法中,要求熟悉邏輯電路及其芯片各引腳的功能,往往是先仿真后連接實物圖,但有時候仿真和電路連接并不是完全一致的,例如仿真的連接示意圖中,往往沒有接高電平的16腳或14腳以及接低電平的7腳或8腳,其本身就是一個十進制計數(shù)器,在仿真電路中必須連接反饋線才能正常顯示,而在實際電路中無需再連接,此次的數(shù)字鐘設計重在于仿真和接線,雖然能把電路圖接出來,并能正常顯示,通過這次的設計實驗更進一步地增強了實驗的動手能力.第四篇：數(shù)字電子技術基礎課程設計蘇州科技大學 電子與信息工程學院 數(shù)字電子技術基礎課程設計報告電子1412姓名：孫瑋蘇州科技大學 電子與信息工程學院數(shù)字電子技術基礎課程設計報告專業(yè)班級：電子1412 學號：14200106214姓名：孫瑋指導教師：潘欣裕2016年07月03日蘇州科技大學 電子與信息工程學院 數(shù)字電子技術基礎課程設計報告電子1412姓名：孫瑋一、基礎部分（共55分，利用下列芯片，構建出具有驗證其邏輯或時序功能的系統(tǒng)，實現(xiàn)仿真電路，并附詳細參數(shù)計算及說明）、基于741374148編碼、解碼系統(tǒng)。（10分）圖1圖2 蘇州科技大學 電子與信息工程學院 數(shù)字電子技術基礎課程設計報告電子1412姓名：孫瑋圖1為編碼器電路，圖2為解碼器電路。他們的邏輯轉換表如下所示。圖3圖4 74HC148在S=0電路正常的工作狀態(tài)下，允許I0~ I7當中同時有幾個輸入端為低電’’平，即有編碼輸入信號。I7的優(yōu)先級最高，I0的優(yōu)先級最低。當有多個輸入時，編碼器只’’’會對優(yōu)先級最高的進行編碼，優(yōu)先級較低的不會進行編碼。當出現(xiàn)YYY0都為0時，’’’可以用Ys和Yex的不同狀態(tài)來區(qū)分。只有當S為0時。編碼器才會工作，不為0 時，編碼’’器不工作，輸出均為1。有輸入時Ys為1，Yex為0，當使用兩片接成164編碼器時，第一’’片的Ys連到第二片的S?！?74HC138只有當S1=1，且S2=S3=0時才會工作。數(shù)據(jù)由S1段輸入，由A2A1A0來確定輸出口，所以S1成為數(shù)據(jù)輸入端，A2A1A0為地址輸入端，以反碼輸