【文章內(nèi)容簡介】 教學過程： 一、二進制譯碼器 3位二進制譯碼器 3位二進制優(yōu)先譯碼器集成8線——3線二進制優(yōu)先譯碼器 二、二——十二進制譯碼器三、顯示譯碼器兩種常用的數(shù)碼顯示器顯示譯碼器集成顯示譯碼器課題：數(shù)據(jù)選擇器、分配器及用譯碼器實現(xiàn)組合邏輯函數(shù) 課時安排：2 重點：集成數(shù)據(jù)選擇器及用譯碼器實現(xiàn)組合邏輯函數(shù) 難點：對數(shù)據(jù)選擇器、分配器的理解教學目標：使同學理解數(shù)據(jù)選擇器、分配器的工作原理，掌握集成數(shù)據(jù)選擇器的使用及級聯(lián)方法，掌握用集成譯碼器實現(xiàn)組合邏輯函數(shù)的方法 教學過程：一、數(shù)據(jù)選擇器１、４選１數(shù)據(jù)選擇器 ２、集成數(shù)據(jù)選擇器二、數(shù)據(jù)分配器 １、４選１數(shù)據(jù)分配器 ２、集成數(shù)據(jù)分配器三、用譯碼器實現(xiàn)組合邏輯函數(shù)１、基本原理 ２、基本步驟 ３、應用舉例課題：用數(shù)據(jù)選擇器實現(xiàn)組合邏輯函數(shù)、競爭冒險 課時安排：２重點：用數(shù)據(jù)選擇器實現(xiàn)組合邏輯函數(shù)難點：用數(shù)據(jù)選擇器實現(xiàn)組合邏輯函數(shù)的方法 教學目標：使同學熟練掌握用數(shù)據(jù)選擇器實現(xiàn)組合邏輯函數(shù)的方法，了解競爭冒險的含義及消除競爭冒險的方法 教學過程：一、用數(shù)據(jù)選擇器實現(xiàn)組合邏輯函數(shù)１、基本原理 ２、基本步驟 ３、應用舉例二、組合電路的競爭冒險１、競爭冒險的概念及其產(chǎn)生原理 ２、消除競爭冒險的方法課題：基本RS觸發(fā)器 課時安排：２重點：基本RS觸發(fā)器的特性表、特性方程 難點：基本RS觸發(fā)器的工作原理教學目標：使同學了解觸發(fā)器的概念，理解基本觸發(fā)器的工作原理，掌握基本RS觸發(fā)器的特性表、特性方程 教學過程： 概念一、對觸發(fā)器的基本要求二、觸發(fā)器的現(xiàn)態(tài)和次態(tài)４、１基本觸發(fā)器一、用與非門組成的基本觸發(fā)器１、電路組成及邏輯符號 ２、工作原理 １）電路兩個穩(wěn)態(tài)２）電路接收輸入信號過程３）現(xiàn)態(tài)、次態(tài)、特性表和特性方程二、用或非門組成的基本觸發(fā)器 １、電路組成及邏輯符號 ２、工作原理二、集成基本觸發(fā)器課題：同步觸發(fā)器、主從觸發(fā)器 課時安排：２重點：同步觸發(fā)器、主從觸發(fā)器的觸發(fā)特點 難點：主從觸發(fā)器工作原理的理解教學目標：使同學理解每一種觸發(fā)器的工作原理，掌握它們的性能特點及功能，會畫波形圖 教學過程：一、同步RS觸發(fā)器 １、電路組成及工作原理 ２、主要特點３、或門、與門構(gòu)成的同步RS觸發(fā)器二、同步D觸發(fā)器電路組成及工作原理 ２、主要特點三、主從RS觸發(fā)器 １、電路組成及工作原理 ２、主要特點異步輸入端的作用課題：主從JK觸發(fā)器、邊沿觸發(fā)器 課時安排：２重點：邊沿觸發(fā)器的動作特點 難點：主從JK觸發(fā)器動作特點教學目標：使同學理解主從、邊沿觸發(fā)器的工作原理，熟練掌握它們波形的畫法，了解觸發(fā)器的電氣特性 教學過程：一、主從JK觸發(fā)器 １、電路組成及工作原理 ２、主要特點 ３、“一次跳變”問題二、邊沿D觸發(fā)器１、電路組成及工作原理 ２、波形畫法三、邊沿JK觸發(fā)器、１、電路組成及工作原理 ２、波形畫法四、觸發(fā)器的電氣特性 １、靜態(tài)特性 ２、動態(tài)特性課題：時鐘觸發(fā)器的功能分類、邏輯功能表示方法及轉(zhuǎn)換 課時安排：２重點：邏輯功能表示方法，特別使狀態(tài)圖難點：時鐘觸發(fā)器的轉(zhuǎn)換以及由時序圖到其他表示方法的轉(zhuǎn)換 教學目標：使同學理解時鐘觸發(fā)器的功能分類，掌握它們的轉(zhuǎn)換方法，邏輯功能的表示方法及轉(zhuǎn)換，特別是由時序圖到其他表示方法的轉(zhuǎn)換，理解狀態(tài)圖及其轉(zhuǎn)換條件教學過程：一、功能分類二、轉(zhuǎn)換三、邏輯功能表示方法四、邏輯功能表示方法轉(zhuǎn)換課題：時序邏輯電路的分析 課時安排：２重點：時序邏輯電路的分析方法難點：由狀態(tài)表到狀態(tài)圖、時序圖的轉(zhuǎn)換教學目標：使同學熟練掌握時序電路的分析方法及狀態(tài)圖、時序圖的畫法，了解一些基本概念教學過程：一、概述二、時序電路的分析 １、分析的基本步驟 ２、例題課題：集成計數(shù)器 課時安排：２重點：用集成計數(shù)器構(gòu)成N進制計數(shù)器的方法 難點：74290的連接與編碼的對應關系教學目標：使同學學會看功能表，理解異步與同步工作的區(qū)別，熟練掌握用集成計數(shù)器構(gòu)成N進制計數(shù)器的方法 教學過程：一、概述二、MSI計數(shù)器 74161 74290三、用集成計數(shù)器（MSI）構(gòu)成N進制計數(shù)器 １、由同步清零端或同步置零法 ２、由異步清零端或異步置零法課題：大容量N進制計數(shù)器、時序邏輯電路的設計 課時安排：２重點：大容量N進制計數(shù)器的獲得 難點：時序邏輯電路的設計 教學目標：使同學掌握MSI計數(shù)器的級聯(lián)及大容量N進制計數(shù)器的實現(xiàn)方法，初步理解時序邏輯電路的設計教學過程：一、MSI計數(shù)器的級聯(lián)１、兩片161 ２、兩片290二、大容量N進制計數(shù)器 １、用整體清零法或置數(shù)法 ２、利用級聯(lián)方法三、３位二進制加法計數(shù)器的設計１、狀態(tài)圖 ２、次態(tài)K圖 ３、狀態(tài)方程 ４、驅(qū)動方程 ５、電路圖課題：同步時序邏輯電路的設計 課時安排：２重點：求驅(qū)動方程的方法難點：建立狀態(tài)圖及其編碼的理解 教學目標：使同學掌握時序邏輯電路的設計方法及基本步驟，理解邏輯抽象及狀態(tài)編碼的意義教學過程：一、設計的基本步驟二、三、四、課題：寄存器、移位型計數(shù)器 課時安排：2 重點：移位型計數(shù)器的特點 難點：自啟動設計教學目標：使同學理解寄存器、移位型計數(shù)器的工作原理，會使用集成移位寄存器，熟練掌握用集成移位寄存器構(gòu)成各種計數(shù)器，理解自啟動的設計 教學過程：一、寄存器二、移位寄存器三、集成移位寄存器四、由集成移位寄存器構(gòu)成各種計數(shù)器 １、環(huán)型計數(shù)器 ２、扭環(huán)型計數(shù)器３、最大長度移位型計數(shù)器課題：序列信號發(fā)生器的設計 課時安排：2 重點：序列信號發(fā)生器的設計的思路 難點：對設計的理解教學目標：使同學掌握序列信號發(fā)生器的設計的一般方法 教學過程：一、順序脈沖發(fā)生器１、移位型脈沖計數(shù)器 ２、計數(shù)器加譯碼器二、序列信號發(fā)生器 １、直接邏輯型 ２、間接邏輯型課題：555定時器、多諧振蕩器 課時安排：2 重點：555定時器的工作原理難點：555定時器電路中電容充、放電及定時的過程 教學目標：使同學熟練掌握555定時器的工作原理、多諧振蕩器工作原理及相關參數(shù)的計算，正確理解石英晶體多諧振蕩器 教學過程：一、555定時器１、電路組成 ２、基本功能三、多諧振蕩器 １、電路圖 ２、工作原理３、振蕩頻率的估算 ４、占空比可調(diào)電路 ５、多諧振蕩器應用舉例課題：555定時器 課時安排：3 重點：555定時器構(gòu)成各種電路的工作原理 難點：各種電路的工作特點教學目標：使同學理解幾種電路的工作原理，掌握它們的工作特點及各種參數(shù)的計算 教學過程：一、用555定時器構(gòu)成的施密特觸發(fā)器 １、電路組成及工作原理 ２、滯回特性及主要參數(shù)二、單穩(wěn)態(tài)觸發(fā)器三、由555定時器構(gòu)成的電路分析課題：概述、DAC 課時安排：2 重點：DAC的工作原理 難點：主要性能指標教學目標：使同學理解DAC的工作原理，掌握基本的概念和使用方法 教學過程：一、概述二、DAC １、對DAC的基本要求 ２、電路組成 ３、工作原理 ４、表達式５、DAC的轉(zhuǎn)換精度、速度和主要參數(shù) ６、例題課題：ADC 課時安排：3 重點：ADC的轉(zhuǎn)換過程 難點：量化誤差教學目標：使同學掌握ADC的原理 教學過程： 一、一般步驟與取樣定理 １、取樣定理 ２、量化和編碼二、取樣、保持電路三、逐次漸進型ADC １、基本工作原理 ２、轉(zhuǎn)換過程四、雙積分型ADC １、基本工作原理 ２、轉(zhuǎn)換過程五、并聯(lián)比較型ADC １、基本工作原理 ２、轉(zhuǎn)換過程課題：ROM 課時安排：2 重點：用ROM實現(xiàn)組合邏輯函數(shù)難點：用ROM實現(xiàn)組合邏輯函數(shù)的陣列圖畫法教學目標：使同學理解ROM的工作原理，掌握用ROM實現(xiàn)組合邏輯函數(shù)的方法及ROM級聯(lián)的方法，陣列圖的畫法，了解RAM的工作原理 教學過程：一、PLD的基本結(jié)構(gòu)和分類二、ROM的結(jié)構(gòu)示意圖 １、基本結(jié)構(gòu)２、內(nèi)部結(jié)構(gòu)示意圖 ３、邏輯結(jié)構(gòu)示意圖三、ROM的基本工作原理 １、電路組成 ２、工作原理四、ROM應用舉例五、ROM容量擴展六、讀/寫存儲器課題：復習課時安排：2 重點：主要知識點教學目標：使同學對本書的重要知識點做一個全面的回顧和總結(jié)第四篇：數(shù)字電子技術基礎課程設計蘇州科技大學 電子與信息工程學院 數(shù)字電子技術基礎課程設計報告電子1412姓名：孫瑋蘇州科技大學 電子與信息工程學院數(shù)字電子技術基礎課程設計報告專業(yè)班級：電子1412 學號：14200106214姓名：孫瑋指導教師：潘欣裕2016年07月03日蘇州科技大學 電子與信息工程學院 數(shù)字電子技術基礎課程設計報告電子1412姓名：孫瑋一、基礎部分（共55分，利用下列芯片，構(gòu)建出具有驗證其邏輯或時序功能的系統(tǒng)，實現(xiàn)仿真電路，并附詳細參數(shù)計算及說明）、基于741374148編碼、解碼系統(tǒng)。（10分）圖1圖2 蘇州科技大學 電子與信息工程學院 數(shù)字電子技術基礎課程設計報告電子1412姓名：孫瑋圖1為編碼器電路，圖2為解碼器電路。他們的邏輯轉(zhuǎn)換表如下所示。圖3圖4 74HC148在S=0電路正常的工作狀態(tài)下，允許I0~ I7當中同時有幾個輸入端為低電’’平，即有編碼輸入信號。I7的優(yōu)先級最高，I0的優(yōu)先級最低。當有多個輸入時，編碼器只’’’會對優(yōu)先級最高的進行編碼，優(yōu)先級較低的不會進行編碼。當出現(xiàn)YYY0都為0時，’’’可以用Ys和Yex的不同狀態(tài)來區(qū)分。只有當S為0時。編碼器才會工作，不為0 時，編碼’’器不工作，輸出均為1。有輸入時Ys為1，Yex為0，當使用兩片接成164編碼器時，第一’’片的Ys連到第二片的S?！?74HC138只有當S1=1，且S2=S3=0時才會工作。數(shù)據(jù)由S1段輸入，由A2A1A0來確定輸出口，所以S1成為數(shù)據(jù)輸入端，A2A1A0為地址輸入端，以反碼輸出。將73HC148的輸出作為74HC138的地址輸入可以實現(xiàn)完整的編碼解碼電路。’’’