算機(jī)組成原理課程設(shè)計(jì)-基本模型機(jī)的設(shè)計(jì)--不帶進(jìn)位與或運(yùn)算指令的實(shí)現(xiàn)(編輯修改稿)
2024-09-04 10:53 本頁(yè)面
【文章內(nèi)容簡(jiǎn)介】 規(guī)模不大，功能較簡(jiǎn)單，微指令采用全水平、不編碼的方式，每一個(gè)微操作控制信號(hào)由一位微代碼來(lái)表示， 24 位微代碼至少可表示 24 個(gè)不同的微操作控制信號(hào)。用增量方式來(lái)控制微代碼的運(yùn)行順序，每一條指令的微程序連續(xù)存放在微指令存儲(chǔ)器連續(xù)的單元中。在本系統(tǒng)內(nèi)， MLD 為置微地址的控制信號(hào)， MCK 為工作脈沖。當(dāng) MLD=0、 MCK 有上沿時(shí)，把 MD0~MD7 的值作為微程序的地址，打入微地址寄存器。當(dāng) MLD= MCK 有上升沿時(shí)，微地址計(jì)數(shù)器自動(dòng)加 1。 由于模型機(jī)已經(jīng)確定了指令系統(tǒng)，微指令采用全水平不編碼純控制場(chǎng)的格式，微程序的入口地址采用操作碼散轉(zhuǎn)方式，微地址采用計(jì)數(shù)增量方式，所以可確定模型機(jī)中時(shí)序單元中所產(chǎn)生的每一拍的作用。為了更好地觀察實(shí)驗(yàn)的各個(gè)中間過(guò)程中各寄存器的值，由監(jiān)控單元產(chǎn)生一個(gè) PLSO 的信號(hào)來(lái)控制時(shí)序產(chǎn)生。 PLSO信號(hào)經(jīng)過(guò)時(shí)序單元的處理產(chǎn)生了 4 個(gè)脈沖信號(hào)。 4 個(gè)脈沖信號(hào)組成一個(gè)微周期，為不同的寄存器提供工作脈沖。 PLS1： 微地址寄存器的工作脈沖，用來(lái)設(shè)置微程序的首地址及微地址加 1。 PLS2： PC 計(jì)數(shù)器的工作脈沖，根據(jù)微指令的控制實(shí)現(xiàn) PC 計(jì)數(shù)器加 1 和重置 PC 計(jì)數(shù)器（如跳轉(zhuǎn)指令）等功能。 武漢 理工大學(xué)《 計(jì)算機(jī)組成原理 》課程設(shè)計(jì)說(shuō)明書 8 PLS3： 把 24 位微指令打入 3 片微指令鎖存器 PLS4： 把當(dāng)前總線上的數(shù)據(jù)打入微指令選通的寄存器 在每個(gè)系統(tǒng)中，一條指令從內(nèi)存取出到執(zhí)行完畢，需要若干個(gè)機(jī)器周期，任何指令中都必須有一個(gè)機(jī)器周期作為“取指令周期”，稱為公操作周期。而一條指令共需幾個(gè)機(jī)器周期取決于指令在機(jī)器內(nèi)實(shí)現(xiàn)的復(fù)雜程度。 對(duì)于微程序控制的計(jì)算機(jī)，在設(shè)計(jì)指令執(zhí)行流程時(shí)，要保證每條微指令所含的微操作的必要性和合理性，還應(yīng)知道總線的 IAB， IDB， OAB， ODB 僅是傳輸信息的通路，沒(méi)有寄存信息的功能，而且必須保證總線傳輸信息時(shí)信息的唯一性。 以下描述取微指令執(zhí)行周期： 在模型機(jī)處于停機(jī)狀態(tài)時(shí)，模型機(jī)的微地址寄存器被清零，微指令鎖存器輸出無(wú)效。 在處于停機(jī)狀態(tài)時(shí)，脈沖 PLS1 對(duì)微地址寄存器（ 74LS161）無(wú)效，微地址寄存器保持為零。脈沖 PLS2 對(duì) PC 計(jì)數(shù)器無(wú)效，同時(shí)PLS2 把 HALT=1 打入啟停單元中的運(yùn)行狀態(tài)寄存器（ 74LS74）中，把模型機(jī)置為運(yùn)行狀態(tài)，使微程序鎖存器輸出有效。 PLS3 把微程序儲(chǔ)存器 00H 單元中的內(nèi)容打入指令寄存器中。 在模型機(jī)處于運(yùn)行狀態(tài)時(shí)，脈沖 PLS1 將微地址寄存器（ 74LS161）加一，脈沖 PLS2 將 PC 計(jì)數(shù)器加 1，PLS3 把微程序存儲(chǔ)器中的微指令打入微指令鎖存器并且輸出。 PLS4 把當(dāng)前總線上的數(shù)據(jù)打入當(dāng)前微指令所選通的 寄存器。 對(duì)于此次實(shí)驗(yàn)每條指令的執(zhí)行流程如下： T0 T1 T2 T3 取指微指令 PC 地址總線RAM RAM 數(shù) 據(jù) 總 線IR1 — — — ORL A,data A →數(shù)據(jù)總線→DR1 RAM→數(shù)據(jù)總線→ DR2 ALU→數(shù)據(jù)總線→ A 取 指微指令 周 期 微 操 作 指 令 助 記 符 武漢 理工大學(xué)《 計(jì)算機(jī)組成原理 》課程設(shè)計(jì)說(shuō)明書 9 ANL A,data A →數(shù)據(jù)總線→DR1 RAM→數(shù)據(jù)總線→ DR2 ALU→數(shù)據(jù)總線→ A 取 指微指令 MOV A,RI RI→數(shù)據(jù)總線→ A 取指微指令 — — MOV RI,A A→數(shù)據(jù)總線→ RI 取指微指令 — — MOVA,data RAM→數(shù)據(jù)總線→ A 取指微指令 — — STA addr RAM→數(shù)據(jù)總線→ IR2 IR2→地址總線， A→ RAM 取指微指令 — HALT 停機(jī) — — — 8. 源程序 ,程序的指令代碼及微程序 源程序 MOV A,7F ANL A,40 MOV R0,22 ADD A,R0 ORL A,33 MOV R2,42 SUB A,R2 ANL A,27 STA 30 HALT 該程序的功能是計(jì)算先將 16 進(jìn)制數(shù) 7F 與 40 進(jìn)行邏輯與運(yùn)算，結(jié)果存入 A 中；將 22 移入 R0 中，與 A 中內(nèi)容 進(jìn)行加法運(yùn)算，結(jié)果 存 入 A 中；將 A 中內(nèi)容與 33 進(jìn)行邏輯或運(yùn)算，結(jié)果存入 A 中；將 42 移入 R2，與 A中內(nèi)容進(jìn)行減法運(yùn)算，結(jié)果存入 A 中；將 A 中內(nèi)容與 27 進(jìn)行邏輯與運(yùn)算，
公司管理相關(guān)推薦
鄂ICP備17016276號(hào)-1