【文章內(nèi)容簡(jiǎn)介】 行口 (McBSP0和 McBSP1)來(lái)實(shí)現(xiàn)與 AIC23的無(wú)縫連接 。 VC5402的多通道帶緩沖的串行口 McBSP的硬件部分是基于標(biāo)準(zhǔn)串行口的 。 在標(biāo)準(zhǔn)串口的基礎(chǔ)上加了一個(gè) 2 K 的緩沖區(qū) 。 每次串口發(fā)送數(shù)據(jù)時(shí) ,CPU自動(dòng)將發(fā)送緩沖中的數(shù)據(jù)送出 ； 而當(dāng)接收數(shù)據(jù)時(shí) ,CPU自動(dòng)將收到的數(shù)據(jù)寫(xiě)入接收緩存 。 在自動(dòng)緩沖方式下 ,不需每傳送一個(gè)字就發(fā)一次中斷 ,而是每通過(guò)一次緩沖東華理工大學(xué)長(zhǎng)江學(xué)院畢業(yè)論文 系統(tǒng)方案設(shè)計(jì) 6 器的邊界 ,才產(chǎn)生中斷至 CPU,從而減少頻繁中斷對(duì) CPU的影響 。 如圖 1所示 ,AIC23有兩個(gè)數(shù)字接口 ,其一是由 /CS,SDIN,SCLK和 MODE構(gòu)成的數(shù)字控制接口 ,通過(guò)它將芯片的 控制字寫(xiě)入 AIC23。 從而控制 AIC23的功能 。 另一組是由LRCIN,DIN,LROUT,DOUT和 BLCK組成的數(shù)字音頻接口 ,AIC23的數(shù)字音頻信號(hào)接口從這個(gè)接口接收或發(fā)出 。 圖 1 AIC23結(jié)構(gòu)圖 在模擬信號(hào)接口方面 ,AIC23有 4組 ： 由 RLINEIN和 LLINEIN組成的線路輸入接口 ； 由 MICIN構(gòu)成的 MIC(傳聲器輸入 )接口 ； 由 RHPOUT和 LHPOUT組成的耳機(jī)驅(qū)動(dòng)電路和芯片時(shí)鐘輸入輸出 、 半壓輸入管腳 。 AIC23和 DSP的無(wú)縫連接如圖 2所示 ,數(shù)字控 制口 (SCLK,SDIN,/CS)與 McBSP1相連 ； 數(shù)字音頻 (LRCOUT,LRCIN,DOUT,DIN,BCLK)與 McBSP0相連 。 東華理工大學(xué)長(zhǎng)江學(xué)院畢業(yè)論文 系統(tǒng)方案設(shè)計(jì) 7 圖 2 AIC23和 DSP的接口圖 在工作方式上 ,DSP為主 (Master)， AIC23為從 (Slave)。 在對(duì)音頻芯片 AIC23的內(nèi)部寄存器進(jìn)行配置時(shí) ,發(fā)現(xiàn)它的控制字傳輸有兩種方式 ,SPI(即同串行、三線 )模式和 I2C(兩線 )模式 ,兩種模式由硬件決定 。 MODE腳接高電平時(shí) ,控制字傳送用SPI模式 ； 如果 MODE腳接低電平時(shí) ,則采 用 I2C模式 。 由于 DSP沒(méi)有提供 I2C接口 ,于是采用 SPI模式 。 DIN為輸入串行數(shù)據(jù) ,SCLK為串行時(shí)鐘 ,控制字共 16位 ,由高位開(kāi)始傳輸 ,在時(shí)鐘的上升沿鎖存每一位數(shù)據(jù) ,當(dāng) 16位控制數(shù)據(jù) (一個(gè)控制字 )傳輸完畢后 ,CS產(chǎn)生一個(gè)上升沿將控制字鎖存到 AIC23內(nèi)部 。 AIC23的數(shù)字音頻接口支持 I2S(通用音頻格式 )模式 ,也支持 DSP模式 (專(zhuān)為與 TIDSP連接模式 ),在此采用DSP模式 。 DSP模式工作時(shí) ,它的幀寬度可以為一個(gè) bit長(zhǎng) 。 比如在字長(zhǎng) 16bit(即左右聲道的采樣各為 16 bit),幀長(zhǎng)為 32 bit的情況 下 ,采用 DSP Mode幀信號(hào)寬度 1 bit即可 。 音頻信號(hào)處理與實(shí)現(xiàn) 通過(guò)設(shè)計(jì)一個(gè) FIR【 15】 低通濾波器對(duì)輸入的音樂(lè)進(jìn)行濾波輸出 ,來(lái)說(shuō)明對(duì)音頻信號(hào)處理的實(shí)現(xiàn)過(guò)程 ,由此可以推廣到其他的處理方法 。 FIR濾波器的差分方程是 ： ? ? ??? ??11 )(Ni iNbi Xny 式中 :x(n)為輸入序列 ； y(n)為輸出序列 ； bi為濾波器系數(shù) ； N為濾波器的階數(shù) 。 對(duì)式 (1)進(jìn)行 Z變換 ,整理后可以得到 FIR濾波器的傳遞函數(shù)為東華理工大學(xué)長(zhǎng)江學(xué)院畢業(yè)論文 系統(tǒng)方案設(shè)計(jì) 8 ? ? ? ?? ? ZbizX zYzH Ni????? 10 取音頻信號(hào)的采樣率為 48kHz,每幀信 號(hào)采樣點(diǎn)為 64個(gè) ,歸一化截止頻率為 3kHz,窗函數(shù)為漢明窗 ,利用 MATLAB得到低通 FIR濾波器 ,其函數(shù)為 B=FIR1(N,Wn) (3)式中 :B是濾波器系數(shù) ； N是濾波器階數(shù) 。Wn是濾波器的截止頻率 。 由式 (3)可求得低通濾波器系數(shù) B。 在 VC5402的數(shù)據(jù)存儲(chǔ)器中開(kāi)辟一個(gè) N=64單元的緩沖區(qū) (滑窗 ),用來(lái)存放最新的 64個(gè)輸入樣本 。 取樣時(shí)從最新的樣本開(kāi)始 ,讀完最后一個(gè)樣本 (最老樣本 )后 ,輸入最新樣本來(lái)代替最老樣本 ,數(shù)據(jù)位不變 。 每取一次 ,完成一次乘法 累加 。 采用 z1算法來(lái)實(shí)現(xiàn)對(duì)音頻的濾波處理 。 z1算法即為一種乘法 累加運(yùn)算 ,即不斷輸入樣本 x(n),經(jīng)過(guò) z1延時(shí)后 ,再進(jìn)行乘法 累加 ,最后輸出濾波結(jié)果 y(n)。 系統(tǒng)硬件方案設(shè)計(jì) 整個(gè)硬件系統(tǒng)設(shè)計(jì)包括七個(gè)部分：一是 TMS320vc5402 SP處理系統(tǒng) ； 二是語(yǔ)音采集與輸出模塊 ； 三是 FLASH，程序和數(shù)據(jù)存儲(chǔ)模塊 ； 四是擴(kuò)展存儲(chǔ) SRAM模塊 ；五是時(shí)序控制模塊 ； 六是 JTAG接口模塊 ； 七是電源電路模塊 。 方案設(shè)計(jì)框圖如 3所示 ： 圖 3 系統(tǒng)方案原理圖外擴(kuò) 64K SRAM CY7C1021V 外擴(kuò) 256K FLASH SSTVF400 無(wú)源晶振 音頻 Codec TLV320AIC23 復(fù)位邏輯 JTAG 接口 JTAG 接口 DSP TMS320VC5402 CPLD EMP7064 Line In Line Out 電源模塊 東華理工大學(xué)長(zhǎng)江學(xué)院畢業(yè) (論文 ) 主要芯片介紹 9 3 主要芯片介紹 TMS320VC5402【 16】 功能介紹 作為 DSP家族高性?xún)r(jià)比代表的 16 位定點(diǎn) DSP 芯片， VC5402 適用于語(yǔ)音通信等實(shí)時(shí)嵌入應(yīng)用場(chǎng)合 。 與其它℃ 54X芯片一樣， VC5402 有高度靈活的可操作性和高速的處理能力 。 1） 其性能如下：操作速率可達(dá) 100MIPS； 具有先進(jìn)的多總線結(jié)構(gòu)，三條 16位數(shù)據(jù)存儲(chǔ)器總線和一條程序存儲(chǔ)器總線 ； 40 位算術(shù)邏輯單元 (ALU)，包括一個(gè)40位桶形移位器和兩個(gè) 40 位累加器 ； 一個(gè) 17 X 17 乘法器和一個(gè) 40 位專(zhuān)用加法器，允許 16 位帶 /不帶符號(hào)數(shù)的乘法 ； 整合維特比加速器，用于提高維特比編譯碼的速度 ； 單周期正 規(guī)化及指數(shù)譯碼 ； 8個(gè)輔助寄存器及一個(gè)軟件棧，允許使用業(yè)界最先進(jìn)的定點(diǎn) DSP C 語(yǔ)言編譯器 ； 數(shù)據(jù) /程序?qū)ぶ房臻g為 1Mx 16bit，內(nèi)置 4K X 16bit ROM 和 16k X 16bit RAM； 內(nèi)置可編程等待狀態(tài)發(fā)生器、鎖相環(huán)(PLL)時(shí)鐘產(chǎn)生器、兩個(gè)多通道緩沖串口、一個(gè)與外部處理器通信的 8 位并行 HPI口、兩個(gè) 16位定時(shí)器以及 6通道 DMA 控制器且低功耗 。 與’ C54X 系列的其它芯片相比， 39。5402 具有高性能、低功耗和低價(jià)格等特點(diǎn) 。 它采用 6級(jí)流水線，且當(dāng)RPT(重復(fù)指令 )時(shí)，一些多周期的指令就變成了單周期的指 令 ； 芯片內(nèi)部 RAM 和ROM 可根據(jù) PMST 寄存器中的 OVLY 和 DROM 位靈活設(shè)置 。 這些都有利于算法的優(yōu)化 。 2） TMS320VC5402 主要片內(nèi)外設(shè)包括： 軟件可編程狀態(tài)發(fā)生器和分區(qū)轉(zhuǎn)換邏輯單元 增強(qiáng)的 8 位主機(jī)接口 HPI(HPI8) 兩個(gè)多通道帶緩沖串行接口 (McBSP ) 兩個(gè)定時(shí)器 一個(gè)帶鎖相環(huán) (PLL)的時(shí)鐘發(fā)生器 一個(gè)直接存儲(chǔ)器訪問(wèn) (DMA)控制器 其特點(diǎn)如下： (1)運(yùn)算速度快 。 VC5402 指令周期為 1Ons/a (2)優(yōu)化的 CPU 結(jié)構(gòu) 。 內(nèi)部還集成了 維特比加速器，用于提高維特比編譯碼的速度 。 (3)低功耗方式 。 TMS320C54x 的主要特點(diǎn)是低功耗，可以在 或 工作，有三個(gè)低功耗方式 :IDLE 1, IDLE2, IDLE3 指令，可以節(jié)省 DSP 的功耗 。 東華理工大學(xué)長(zhǎng)江學(xué)院畢業(yè) (論文 ) 主要芯片介紹 10 (4)智能外設(shè) 。 除了標(biāo)準(zhǔn)的串行口和時(shí)分復(fù)用 (TDM)串行口外，還提供了自動(dòng)緩沖串行口 BSP(autoBuffered Serial Port)和與外部處理器通信 HPI(Host Port Interface)接口 。 BSP 可提供 2K 字?jǐn)?shù)據(jù)緩沖的讀寫(xiě)能力，降低處理器的額外開(kāi)銷(xiāo)，當(dāng)指令周期是 lOns 時(shí)， BSP 的最大數(shù)據(jù)吞吐量為 1OOMbit/s，即使在IDLE 方式下， BSP 也可以全速工作 。 HPI 可以與外部標(biāo)準(zhǔn)的微處理器直接接口[Pl0]。 TMS320VC5402 處理器在本系列中處于先進(jìn)水平 。 它具有運(yùn)算速度快，內(nèi)部存儲(chǔ)空間大，外部接口性能好等優(yōu)點(diǎn) 。 所以選擇了技術(shù)上比較先進(jìn)，價(jià)格又較便宜的 VC5402 作為硬件開(kāi)發(fā)對(duì)象 。 下面結(jié)合 VC5402 的實(shí)際情況，介紹一下該芯片的體系結(jié)構(gòu)，并介紹內(nèi)存分配，這在程序編寫(xiě)及調(diào)試過(guò)程中占有十分重要的位置 。 引腳控制寄存器 (PCR)既包含 McBSP 的狀態(tài)信息，也包 含配置信息 。 TMS320VC5402 的增強(qiáng) 8 位主機(jī)接口 (HPI8)， HPI8 是一個(gè) 8 位的并行接口，可以將主機(jī)設(shè)備或主機(jī)處理器和 TMS320VC5402 連接起來(lái) 。 主機(jī)利用 HPI 訪問(wèn)VC5402 的片內(nèi) RAM，實(shí)際上是通過(guò)讀寫(xiě) HPI8 的數(shù)據(jù)和地址寄存器來(lái)實(shí)現(xiàn)的 。VC5402 的 HPI8為 8位，一個(gè)內(nèi)存單元就必須通過(guò)兩次對(duì) HPI8 的讀寫(xiě)來(lái)完成 。 表 31 HPI 管腳定義 管腳 狀態(tài) 功能 HDOHD7 I/O/Z HPI接口數(shù)據(jù)線 HAS I 地址鎖存使能 (ALE)或地址選通 HBIL I 字節(jié)識(shí)別輸入 。 識(shí)別傳輸?shù)牡?1或第 2個(gè)字節(jié) HCNTL0/1 I 主機(jī)控制輸入，選擇對(duì) HPIA, HPIC或 HPID寄存器的訪問(wèn) HCS I 片選信號(hào)，作為 HPI的使能輸入 。 HDS1 HDS2 I 讀選通和寫(xiě)選通或數(shù)據(jù)選通 HINT O/Z 主機(jī)中斷輸入 HRDY O/Z HPI準(zhǔn)備輸出 HR/W I 讀 /寫(xiě)輸入 HPI8有兩種工作模式 :RAM 共享和主機(jī)訪問(wèn)模式 。 在 RAM 共享模式下，主機(jī)和 DSP 都可以訪問(wèn) HPI 的共享內(nèi)存， 主 機(jī)訪問(wèn)模式下，只有 主 機(jī)可以訪問(wèn)片內(nèi) 機(jī)接口的引 腳 定義如表 :HCNTLI, HCNTLO 控制信號(hào)的的狀態(tài)和當(dāng)前傳輸?shù)臄?shù)據(jù)類(lèi)型 : 00:訪問(wèn) HPI的控制寄存器 HPIC，對(duì)該寄存器進(jìn)行讀或?qū)懖僮?。 東華理工大學(xué)長(zhǎng)江學(xué)院畢業(yè) (論文 ) 主要芯片介紹 11 Ol:訪問(wèn) HPI的數(shù)據(jù)寄 存器 HPID,并且地址寄存器 HPIA 自動(dòng)加 1或 減 1 10:訪問(wèn) HPI的地址寄存器 HPIA，對(duì)該寄存器進(jìn)行讀或?qū)懖僮?。 11:訪問(wèn) HPI的數(shù)據(jù)寄存器 HPID，對(duì)地址寄存器 HPIA 無(wú)影響 。 HPI 準(zhǔn)備引腳 (HRDY)允許為準(zhǔn)備輸入的主機(jī)插入等待狀態(tài)，這樣就可以調(diào)整主機(jī)對(duì) HPI 的訪問(wèn)速度 。 當(dāng) HRDY 直于刻 用 于 來(lái)自 C54X CPU， 則它 不必滿足主機(jī)時(shí) 序要求，該 信 號(hào) 可 以使用外部邏輯實(shí)現(xiàn)同步 。 因 為具有以 上 特性，使 HPI 為各 工 業(yè)標(biāo)準(zhǔn)主機(jī)設(shè)備提供了靈活而有效的 接口，另外 HPI 大大簡(jiǎn)化了主機(jī)和 DSP 之問(wèn)的數(shù)據(jù)交換 。 VC54x 系列的 一些引腳介紹 GPIO，即指能為外圍設(shè)備提供信號(hào)輸出和從外圍設(shè)備輸入信號(hào)到 DSP 的引腳 。 這些管腳能通過(guò)軟件提供多用途的輸入和輸出信號(hào) 。 所有的 VC54x 系列提供兩個(gè) GPIO： /BIO 和 XF。 即分支控制輸入引腳，被用來(lái)監(jiān)視外圍設(shè)備的狀態(tài) 。 在時(shí)間要求苛刻的循環(huán)中，在不允許受干擾的情況下，可根據(jù)引腳的 狀態(tài)（即外圍設(shè)備的狀態(tài)）來(lái)決定分支轉(zhuǎn)移的去向，以替代中斷 。 XC2， BIO 表示如果 /BIO 引腳為低電平，則執(zhí)行后面的 1 條雙字或 2條單字指令 ； 否則，執(zhí)行 2條 NOP 指令 。 XF 即外部標(biāo)志輸出引腳，它受軟件控制，可以用來(lái)向外部器件發(fā)信號(hào) 。 用SSBX 指令可以將 ST1 的 XF 位置 1， XF 腳輸出高電平 。 同理， RSBX 指令使 XF腳輸出低電平 。 BIO 和 XF 通常被用作異步通信時(shí)的握手信號(hào) 。 McBSP 用作 GPIO VC5402 是 VC54x 系列中最早引入多通道緩沖串行口（ McBSP）的芯片 。 VC5402及以后的 VC54x 系列 芯片所引入的 McBSP 功能除了用作一般的 BSP 外，在兩種情況下，其部分串口管腳（ CLKX、 FSX、 DX、 CLKR、 FSR、 DR）還可以被用作 GPIO，這兩種情況是： （ 1）相