基于tms320vc5509dsp的語(yǔ)音信號(hào)的fir濾波器課程設(shè)計(jì)報(bào)告書(shū)(編輯修改稿)
2025-07-21 01:12 本頁(yè)面
【文章內(nèi)容簡(jiǎn)介】 pSignal1=2*PI/30。 fStepSignal2=2*PI*。 while ( 1 ) {fInput=InputWave()。 fIn[nIn]=fInput。 nIn++。 nIn%=256。 fOutput=FIR()。 fOut[nOut]=fOutput。 nOut++。 /* break point */ if ( nOut=256 ) {nOut=0。 } }}float InputWave(){for ( i=FIRNUMBER1。i0。i ) fXn[i]=fXn[i1]。 fXn[0]=sin((double)fSignal1)+cos((double)fSignal2)/。 fSignal1+=fStepSignal1。 if ( fSignal1=f2PI ) fSignal1=f2PI。 fSignal2+=fStepSignal2。 if ( fSignal2=f2PI ) fSignal2=f2PI。 return(fXn[0])。}float FIR(){float fSum。 fSum=0。 for ( i=0。iFIRNUMBER。i++ ) {fSum+=(fXn[i]*fHn[i])。 } return(fSum)。}語(yǔ)音信號(hào)的FIR濾波程序include include include // AIC23 Control Register addressesdefine AIC23_LT_LINE_CTL 0x00 // 0define AIC23_RT_LINE_CTL 0x02 // 1define AIC23_LT_HP_CTL 0x04 // 2define AIC23_RT_HP_CTL 0x06 // 3define AIC23_ANALOG_AUDIO_CTL 0x08 // 4define AIC23_DIGITAL_AUDIO_CTL 0x0A // 5define AIC23_POWER_DOWN_CTL 0x0C // 6define AIC23_DIGITAL_IF_FORMAT 0x0E // 7define AIC23_SAMPLE_RATE_CTL 0x10 // 8define AIC23_DIG_IF_ACTIVATE 0x12 // 9define AIC23_RESET_REG 0x1E // F Writing 0 to this reg triggers reset// AIC23 Control Register settingsdefine lt_ch_vol_ctrl 0x0017 /* 0 */define rt_ch_vol_ctrl 0x0017 /* 1 */define lt_ch_headph_ctrl 0x0079 /* 2 */define rt_ch_headph_ctrl 0x0079 /* 3 */define alog_au_path_ctrl 0x0000 /* 4 */define digi_au_path_ctrl 0x0000 /* 5 */define pow_mgt_ctrl_ctrl 0x0002 /* 6 */define digi_au_intf_ctrl 0x000D /* 7 */define au_FS_TIM_ctrl 0x0000 /* 8 MCLK=12MHz, Sample Rate setting */define digi_intf1_ctrl 0x0001 /* 9 */define digi_intf2_ctrl 0x00FF /* 10 */define DIGIF_FMT_MS 0x40define DIGIF_FMT_LRSWAP 0x20define DIGIF_FMT_LRP 0x10define DIGIF_FMT_IWL 0x0cdefine DIGIF_FMT_FOR 0x03define DIGIF_FMT_IWL_16 0x00define DIGIF_FMT_IWL_20 0x04define DIGIF_FMT_IWL_24 0x08define DIGIF_FMT_IWL_32 0xc0define DIGIF_FMT_FOR_MSBRIGHT 0x00define DIGIF_FMT_FOR_MSLEFT 0x01define DIGIF_FMT_FOR_I2S 0x02define DIGIF_FMT_FOR_DSP 0x03define POWER_DEV 0x80define POWER_CLK 0x40define POWER_OSC 0x20define POWER_OUT 0x10define POWER_DAC 0x08define POWER_ADC 0x04define POWER_MIC 0x02define POWER_LINE 0x01define SRC_CLKOUT 0x80define SRC_CLKIN 0x40define SRC_SR 0x3cdefine SRC_BOSR 0x02define SRC_MO 0x01define SRC_SR_44 0x20define SRC_SR_32 0x18define SRC_SR_8 0x0cdefine ANAPCTL_STA 0xc0define ANAPCTL_STE 0x20define ANAPCTL_DAC 0x10define ANAPCTL_BYP 0x08define ANAPCTL_INSEL 0x04define ANAPCTL_MICM 0x02define ANAPCTL_MICB
環(huán)評(píng)公示相關(guān)推薦
鄂ICP備17016276號(hào)-1