基于tms320vc5416的gps解調(diào)器硬件平臺設計應用(編輯修改稿)
2025-07-15 17:20 本頁面
【文章內(nèi)容簡介】 （明確自己做什么，所設計的系統(tǒng)要實現(xiàn)怎樣的功能）、工期（考慮可能遇到的問題，計算出大約需要多長時間）、成本（能不能提供設計所需要的器件）、體積和功耗核算等因素的基礎上，綜合的考慮其可行性，從而選擇系統(tǒng)的最優(yōu)硬件實現(xiàn)方案。第二步：器件的選擇設計硬件系統(tǒng)首先要考慮的就是選擇什么樣的DSP處理芯片芯片，再就是選擇外圍芯片，最基本的是存儲器、電源、邏輯控制器件、通信、人機接口（鍵盤、顯示器）、總線等基本外設。(1) DSP芯片的選擇首先要根據(jù)系統(tǒng)對運算量的需求來選擇；其次要根據(jù)系統(tǒng)所應用領域來選擇合適的DSP芯片；最后要根據(jù)DSP的片上資源、價格、外設配置以及與其他元部件的配套性等因素來選擇。 (2) 存儲器的選擇常用的存儲器有SRAM、EPROM、E2PROM和FLASH等。一般我們是利用DSP的擴展接口進行數(shù)據(jù)存儲器、程序存儲器和I/O空間的配置。在設計時要考慮存儲器映射地址、存儲器容量和存儲器速度等?？梢愿鶕?jù)工作頻率、存儲容量、位長(8/16/32位)、接口方式(串行還是并行)、工作電壓(5V/3V)等來選擇。(3) 邏輯控制器件的選擇系統(tǒng)的邏輯控制通常是用可編程邏輯器件來實現(xiàn)。首先確定是采用CPLD還是FPGA；其次根據(jù)自己的特長和公司芯片的特點選擇哪家公司的哪個系列的產(chǎn)品；最后還要根據(jù)DSP的頻率來選擇所使用的邏輯控制器件。(4) 通信器件的選擇通常系統(tǒng)都要求有通信接口。首先要根據(jù)系統(tǒng)對通信速率的要求來選擇通信方式。然后根據(jù)通信方式來選擇通信器件。一般串行口只能達到19kb/s，而并行口可達到1Mb/s以上，若要求過高可考慮通過總線進行通信；(5) 人機接口常用的人機接口主要有鍵盤和顯示器。通過與其他芯片通信與DSP芯片直接構成。(6) 電源的選擇主要考慮電壓的高低和電流的大小。既要滿足電壓的匹配，又要滿足電流容量的要求。第三步：原理圖設計,原理圖設計包括：197。 (1) 系統(tǒng)結構設計：可分為單DSP結構和多DSP結構、并行結構和串行結構、獨立的DSP結構還是DSP/MCU混合結構等，當然在本系統(tǒng)中，由于運算量不是很大，一個DSP（TMS320VC5416）芯片就足夠了；(2) 存儲器的設計：是利用DSP的擴展接口來進行數(shù)據(jù)存儲器、程序存儲器和I/O空間的配置。在設計時主要要考慮的是存儲器映射地址、存儲器容量和存儲器速度等；(3) 通信接口的設計；(4) 電源和時鐘電路的設計； 從第三步開始就進入系統(tǒng)的綜合。在原理圖設計階段必須清楚地了解器件的特性、使用方法和系統(tǒng)的開發(fā)，必要時可對單元電路進行功能仿真。第四步：PCB設計PCB圖的設計要求我們既要熟悉系統(tǒng)的工作原理，還要清楚布線工藝和系統(tǒng)結構設計。第五步：硬件調(diào)試通過前面的一章，就可以看出系統(tǒng)中選用的處理芯片是TMS320VC5416。由于上面已重點的介紹了其功能特點，這里我就不對其在做過多的描述了，下面就要對其他的外圍器件進行選擇了。 硬件系統(tǒng)平臺搭建本課題是基于GPS解調(diào)器的硬件設計，其數(shù)據(jù)流圖如下圖所示： 解調(diào)GPS數(shù)據(jù)的數(shù)據(jù)流圖基于上面介紹的數(shù)據(jù)流圖，和本章第一小結的可以看出，設計本系統(tǒng)的步驟如下：(1) 首先要確定的是DSP芯片的選型，基于第二章的介紹系統(tǒng)選擇的的16位的定點數(shù)字信號處理器TMS320VC5416。(2) 其次是外圍器件的選型。首先是存儲器的選擇，由于VC5416的內(nèi)部存儲容量很小，所以需要外掛存儲器擴展存儲空間，這里選用的是可在線編程的FLASH存儲器。再就是可編程邏輯器件的選擇，由于DSP的I/O管腳很少，還有系統(tǒng)對外設的控制很簡單，所以選用CPLD來擴展其I/O口，當然CPLD也還有其它的功能，這在第5章有很詳細的介紹。(3) PC機和DSP進行通信時，要考慮電平轉(zhuǎn)換和串并轉(zhuǎn)換，所以需要MAX232和UART芯片各一塊。當然UART需要CPLD譯碼產(chǎn)生片選信號和讀寫信號。(4) 系統(tǒng)中人機接口還應有有鍵盤和顯示器。(5) 最后要考慮的是電源芯片的選型和電路的設計根據(jù)上面的分析，可得實現(xiàn)GPS數(shù)據(jù)解調(diào)的硬件系統(tǒng)實現(xiàn)主框圖如下圖所示： LCD FLASHMAX232UART5416RS232CPLD硬件復位鍵POWERKEY5V電源從上圖我們可以看出數(shù)據(jù)流通過串口進入數(shù)字處理芯片TMS320VC5416，根據(jù)軟件編程實現(xiàn)GPS數(shù)據(jù)解調(diào)，之后從顯示器輸出解調(diào)后的定位信息。 仿真口設計仿真器采用邊界掃描技術和DSP芯片通過JTAG口相連接，實現(xiàn)了主機對DSP芯片的完全檢測和控制。JTAG口提供給用戶以使用仿真器下載程序的方法。使用仿真器時要注意：Emu0,Emu1上拉。TCK的頻率應該為10M。,但是仿真器上需要5V電壓供電,所以仿真器盒上需要單獨供電。 JTAG的引腳定義JTAG－1TMSJTAG－2TRSTJTAG－3TDIJTAG－4GNDJTAG－5PD（＋5V）JTAG－7TDOJTAG－8GNDJTAG－9TCK_RETJTAG－10GNDJTAG－11TCKJTAG－12GNDJTAG－13EMU0JTAG－14EMU1 復位電路設計 上面提到，TMS320VC5416的時鐘頻率是DSP系統(tǒng)的時鐘頻率比較高的，在運行時極有可能產(chǎn)生干擾和被干擾的現(xiàn)象，因此需要添加復位電路。C5416的復位輸入引腳RS為處理器提供了一種硬件初始化的方法,它是一種不可屏蔽的外部中斷,可在任何時候?qū)5416進行復位。系統(tǒng)上電后，RS引腳應至少保持5個時鐘周期穩(wěn)定的低電平，來確保數(shù)據(jù)、地址和控制線的正確配置。復位后(RS回到高電平)，CPU從程序存儲器的FF80H單元取指，并開始執(zhí)行程序。 C5416的復位分為軟件復位和硬件復位。軟件復位：是通過
化學相關推薦
鄂ICP備17016276號-1