【文章內容簡介】 圍： 40℃至 +85℃ ； 采用 8腳 SOP 或 DIP 封裝形式 。 基于以上特點， FRAM 存儲器非常適用于非易失性且需要頻繁快速存儲數(shù)據(jù)的場合。其應用范圍包括對寫周期時序有嚴格要求的數(shù)據(jù)采集系統(tǒng)和使用 EEPROM時由于其寫周期長而可能會引起數(shù)據(jù)丟失的工業(yè)控制等領域。 FRAM 存儲器說明 ： (1) 早期的 FRAM 讀 /寫速度不一樣，寫入時間更長一些，在使用上要注意。近期的 FRAM 讀 /寫速度是一樣的。例如，上述 FM1808 的一次讀 /寫時間為 70 ns。一般地，一次讀 /寫的時間短，而連續(xù)的讀 /寫周期要長一些。例如， Ramtron 公司新近推出的 128 K8 bit 的 FRAM 芯片 FM20L08 的一次讀 /寫時間為 60ns，而其連續(xù)的讀 /寫周期為 150 ns。這對多數(shù)工控機來說還是可以滿足要求的。 (2) FRAM 在功耗、寫入速度等許多方面都遠遠優(yōu)于 EPROM 或 EEPROM。這里特別提出的是寫入次數(shù)， FRAM 比EPROM 或 EEPROM 要大得多。 EPROM 的寫入次數(shù)在萬次左右，而 EEPROM 的寫入次數(shù)一般為 1 萬～ 10 萬次，個別芯片能達到 100 萬次。早期的 FRAM 的寫入次數(shù)為幾百億次，而目前的芯片可達萬億次甚至是無限多次。 (3) 在 FRAM 家族中，除了上述并行的 FRAM 芯片外，還有串行 FRAM 芯片。與串行 EEPROM 一樣，串行 FRAM 只能用作外存。顯然，利用串行 FRAM 可以構成 IC 卡。 無 錫 職 業(yè) 技 術 學 院 畢業(yè)設計說明書（論文） 10 圖 10 FM25C160 引腳圖 FRAM 存儲器的指令集 ： 以 FM25C160 為例， 如圖 10 所示， 其 SPI 協(xié)議有操作指令來控制。 FM25C160 引腳功能如表 2所示 。 當片選信號有效時（ /CS=0） ，對 FM25C160 操作的第一個字節(jié)為命令字，緊接其后的是 11 位有效地址和傳送數(shù)據(jù)。 FM25C160 操作指令集共有 6條指令，可分為 3 類：第一類為指令后不接任何操作數(shù)，該類指令用于完成某一特定功能。包括 WREN 和 WRDI；第二類為指令之后接一個字節(jié)，這類指令可用來完成對狀態(tài)寄存器的操作。包括 RDSR 和 WRSR；第三類是對存儲器進行讀寫操作的指令， 該類指令之后緊接著的是存儲器地址和一個或多個地址數(shù)據(jù)。包括 READ 和 WRITE。所有的指 令，地址與數(shù)據(jù)都是以 MSB（最高有效位）在前的方式傳送。 表 2 FM25C16 引腳定義 引腳號 引腳名稱 I/O 功能 1 /CS I 片選 2 SO O 串行數(shù)據(jù)輸出 3 /WP I 寫保護輸入 4 VSS I 接地端 5 SI I 串行數(shù)據(jù)輸入 6 SCK I 串行時鐘輸入 7 /HOLD I CPU 暫時中斷對FM25C16 的操作 8 VCC I +5V 電源 FRAM 存儲器的典型應用 ： FRAM 技術的多功能性滿足多種不同的應用。很明顯，更高的讀寫次數(shù)和更快的讀寫速度使得 FRAM 在可多次編 程應用中比 EEPROM 性能更加優(yōu)越。 其應用主要包括：數(shù)據(jù)采集和記錄，存儲配置參數(shù) (Configuration/Setting Data)，非易失性緩沖 (buffer)記憶和 SRAM 的取代和擴展等。 數(shù)據(jù)傳輸 I/O接口電路 I/O(Input/Output)接口電路 分為 I/O 設備和 I/O 接口兩個部分 ， 在 POSIX 兼容的系統(tǒng)上，例如 Linux 系統(tǒng)， I/O 操作可以有多種方式，比如 DIO、 AIO， 不同的 I/O 方式有不同的方式和性能，在不同的應用中可以按情況選擇不同的 I/O 方式。輸入輸出 I/O流可以看成對字節(jié)或者包裝后的字節(jié)的讀取就是拿出來放進去雙路切換；實現(xiàn)聯(lián)動控制無 錫 職 業(yè) 技 術 學 院 畢業(yè)設計說明書（論文） 11 系統(tǒng)的弱電線路與被控設備的強電線路之間的轉接、隔離，以防止強電竄入系統(tǒng)，保障系統(tǒng)的安全；與專線控制盤連接，用于控制重要設備 ； 插拔式結構，可像安裝探測器一樣先將底座安裝在墻上，布線后工程調試前再將切換模塊插入底座 ， 易于施工 和 維護 。 I/O 接口的工作流程 ： 預讀是指采用預讀算法在沒有系統(tǒng)的 I/O請求的時候事先將數(shù)據(jù)從磁盤中讀入到緩存中，然后在系統(tǒng)發(fā)出讀 I/O 請求的時候，就會實現(xiàn)去檢查看看緩存里面是否存在要讀取的數(shù)據(jù)，如果存在 (即命中 )的話 就直接將結果返回，這時候的磁盤不再需要尋址、旋轉等待、讀取數(shù)據(jù)這一序列的操作了，這樣是能節(jié)省很多時間的 。如果沒有命中則再發(fā)出真正的讀取磁盤的命令去取所需要的數(shù)據(jù)。緩存的命中率跟緩存的大小有很大的關系，理論上是緩存越大的話，所能緩存的數(shù)據(jù)也就越多，這樣命中率也自然越高，當然緩存不可能太大，畢竟成本在那兒呢。如果一個容量很大的存儲 系統(tǒng)配備了一個很小的讀緩存的話，這時候問題會比較大的，因為 緩存的數(shù)據(jù)量非常小，相比整個存儲系統(tǒng)來說比例非常低，這樣隨機讀取 (數(shù)據(jù)庫系統(tǒng)的大多數(shù)情況 )的時候命中率也自然就很低，這樣的緩存 不但不能提高效率 (因為絕大部分讀 IO都還要讀取磁盤 )，反而會因為每次去匹配緩存而浪費時間。執(zhí)行讀 I/O 操作是讀取數(shù)據(jù)存在于緩存中的數(shù)量與全部要讀取數(shù)據(jù)的比值稱為緩存命中率 (Read Cache Hit Radio)，假設一個存儲系統(tǒng)在不使用緩存的情況下隨機 I/O 讀取能達到 150IOPS，而它的緩存能提供 10%的緩存命中率的話，那么實際上它的 IOPS 可以達到 150/(110%)=166。 回寫 ： 用于寫功能的那部分緩存被稱為寫緩存 (Write Cache)。在一套寫緩存打開的存儲中，操作系統(tǒng)所發(fā)出的一系 列寫 IO命令并不會被挨個執(zhí)行，這些寫 IO 的命令會先寫入緩存中，然后再一次性的將緩存中的修改推到磁盤中，這就相當于將那些相同的多個 IO 合并成一個，多個連續(xù)操作的小 IO 合并成一個大的 IO，還有就是將多個隨機的寫 IO 變成一組連續(xù)的寫IO，這樣就能減少磁盤尋址等操作所消耗的時間，大大的提高磁盤寫入的效率。讀緩存雖然對效率提高是很明顯的，但是它所帶來的問題也比較嚴重，因為緩存和普通內存一樣，掉點以后數(shù)據(jù)會全部丟失，當操作系統(tǒng)發(fā)出的寫 IO 命令寫入到緩存中后即被認為是寫入成功，而實際上數(shù)據(jù)是沒有被真正寫入磁盤的，此時如果 掉電，緩存中的數(shù)據(jù)就會永遠的丟失了，這個對應用來說是災難性的，目前解決這個問題最好的方法就是給緩存配備電池了，保證存儲掉電之后緩存數(shù)據(jù)能如數(shù)保存下來。和讀一樣，寫緩存也存在一個寫緩存命中率 (Write Cache Hit Radio)，不過和讀緩存命中情況不一樣的是，盡管緩存命中，也不能將實際的 I/O操作免掉，只是被合并了而已?？刂破骶彺婧痛疟P緩存除了上面的作用之外還承當其他的作用，比如磁盤緩存有保存 IO 命令隊列的功能，單個的磁盤一次只能處理一個 I/O 命令，但卻能接收多個 IO 命令，這些進入到磁盤而未被處理的 命令就保存在緩存中的 I/O 隊列中。 如圖 11 所示， I/O 接口電路有輸入輸出兩個部分，輸入接口由 PC1~PC8 的光耦組和與之相連的電阻組成 ,主要用于信號采集；而輸出部分由 U7 和與之相連的電阻組成用于角度信號輸出。 無 錫 職 業(yè) 技 術 學 院 畢業(yè)設計說明書（論文） 12 PC1PC2D51 2 3FL211 2 3FL20OUT1COMOUT2PC3PC4D61 2 3FL231 2 3FL22OUT2COMOUT3PC5PC6D71 2 3FL61 2 3FL7OUT3COMOUT4PC7PC8D81 2 3FL7OUT4COMOUT51A121A241A361A482A1112A2132A3152A4171OE12OE191Y1181Y2161Y3141Y4122Y192Y272Y352Y43VCC20GND10U7VCCVCCGNDVCCGND1 2 3 4 5 6 7 816 15 14 13 12 11 10 9RNPWM8PWM9PWM7PWM1APWM2APWM10PWM3APWM4A123456789TM1EARTHGNDDC24VCOMOXIN1XIN2XIN3XIN4XIN51 2 3FL8EARTH 圖 11 I/O 接口電路 編碼器輸入輸出接口 編碼器是把角位移或直線位移轉換成電信號的一種裝置。前者成為碼盤，后者稱碼尺．按照讀出方式編碼器可以分為接觸式和非接觸式兩種．接觸式采用電刷輸出，電刷接觸導電區(qū)或絕緣區(qū)來表示代碼的狀態(tài)是 “ １ ” 還是 “ ０ ” ；非接觸式的接受敏感元件是光敏元件或磁 敏元件，采用光敏元件時以透光區(qū)和不透光區(qū)來表示代碼的狀態(tài)是“ １ ” 還是 “ ０ ” 。編碼器的工作原理及作用：它是一種將旋轉位移轉換成一串數(shù)字脈沖信號的旋轉式傳感器，這些脈沖能用來控制角位移，如果編碼器與齒輪條或螺旋絲杠結合在一起，也可用于測量直線位移 。 編碼器一般分為增量型與絕對型，它們存著最大的區(qū)別：在增量編碼器的情況下，位置是從零位標記開始計算的脈沖數(shù)量確定的，而絕對型編碼器的位置是由輸出代碼的讀數(shù)確定的。在一圈里，每個位置的輸出代碼的讀數(shù)是唯一的； 因此，當電源斷開時，絕對型編碼器并不與實際的位置分離。如果電源 再次接通，那么位置讀數(shù)仍是當前的，有效的；不像增量編碼器那樣，必須去尋找零位標記。 編碼器一般分為增量型與絕對型，它們存著最大的區(qū)別：在增量編碼器的情況下，位置是從零位標記開始計算的脈沖數(shù)量確定的，而絕對型編碼器的位置是由輸出代碼的讀數(shù)確定的。在一圈里，每個位置的輸出代碼的讀數(shù)是唯一的； 因此，當電源斷開時，絕對型編碼器并不與實際的位置分離。如果電源再次接通，那么位置讀數(shù)仍是當前的，有效的； 不像增量編碼器那樣，必須去尋找零位標記。絕對編碼器由機械位置決定的每個位置的唯一性，它無需記憶，無需找參考點，而且不用 一直計數(shù)，什么時候需要知道位置，什么時候就去讀取它的位置。這樣，編碼器的抗干擾特性、數(shù)據(jù)的可靠性大大提高了。由于絕對編碼器在定位方面明顯地優(yōu)于增量式編碼器，已經(jīng)越來越多地應用于工控定位中。絕對型編碼器因其高精度，輸出位數(shù)較多，如仍用并行輸出，其每一位輸出信號必須確保連接很好，對于較復雜工況還要隔離，連接電纜芯數(shù)多，由此帶來諸多不便和降低可靠性，因此，絕對編碼器在多位數(shù)輸出型，一般均選用串行輸出或總線型輸出 。而本設計中也選擇絕對型編碼器， 絕對型編碼器在此更能準確記錄角度變化。 本編碼器輸入輸出接口如圖 12 所示 ， PC13~PC15 和 U9 組成輸入接口，接受編碼器輸出的信號； U10 和與之相連的電阻組成輸出電路，用于編碼器的輸出信號。 無 錫 職 業(yè) 技 術 學 院 畢業(yè)設計說明書（論文） 13 圖 12 編碼器輸入輸出口圖 4 軟件設計 系統(tǒng)主 程序流程 參見圖 13，本設計數(shù)字信號處理器中的軟件程序由初始化模塊、主程序、斷電中斷、1ms中斷、 50us中斷 5部分組成。程序初始化模塊主要硬件初始化、人機界面模塊。 1ms中斷用于掃描較低指示燈、數(shù)碼管及按鍵。 50us中斷執(zhí)行控制處理，由電子凸輪、生產(chǎn)計數(shù)、上四點停機處理、測速、輸入輸出處理、第二角度處理幾個模塊組成。 圖 13 主程序流程圖 初始化程序流程 是 是 否 否 端口初始化 定時器初始化 曲線選擇 啟動鍵是否按下 曲線程序 停止鍵是否按下 停止 開始 無 錫 職 業(yè) 技 術 學 院 畢業(yè)設計說明書（論文） 14 如圖 14所示初始化模塊程序執(zhí)行時，先進行系統(tǒng)初始化，主要初始化 DSP的時鐘鎖相環(huán)、看門狗、片內位設時鐘初始化等；然后，立即初始化 DSP和 SPIA外設，接著程序通過 SPIA復位外部芯片 74HC595，刷新面板角度指示燈和數(shù)碼管；接著程序初始化 DSP的輸入引腳，按照設計要求，將一些腳配置成輸入口，一些配置成輸出口，還有部分引腳配置成片內外設的輸入輸出口；隨后程序初始化片內外設的中斷擴展模塊（ PIE）和中斷向量表，將中斷程 序入口地址映射到中斷向量表，程序還在這里使能響應的中斷寄存器，本電路的中斷源有 3個： 50us周期中斷、 1ms周期中斷、電源檢測掉電中斷 。然后，程序初始化 EPWM模塊內的定時器 2，將 Tiner1配置成 50us周期，定時到后產(chǎn)生一個定時中斷，同樣也將 Timer2配置成 1ms周期中斷；接著程序初始化參數(shù)存儲器 FRAM與 DSP的接口 SPIB外設，初始化片內正交編碼脈沖電路（ QEP）；然后程序將初始化程序變量，如果發(fā)現(xiàn) FRAM存儲器內部兩個標志未置，則說明 FRAM存儲器從來沒有寫入數(shù)據(jù)