【正文】 c4DP5b6a7K8DS3f9g10e1d2K3c4DP5b6a7K8DS4TR58050TR68050TR78050ABCDEFGHABCDEFGHABCDEFGHTR88050LED1LED2LED3LED4D1LEDD2LEDD3LEDD4LEDD5LEDD6LEDD7LEDD8LEDD9LEDD10LEDD11LEDD12LEDD13LEDD14LEDD15LEDD16LEDD17LEDD18LEDD19LEDD20LEDD21LEDD22LEDD23LEDD24LEDD25LEDD26LEDD27LEDD28LEDD29LEDD30LEDD31LEDD32LEDABCDEFGH 圖 6 顯示電路 無 錫 職 業(yè) 技 術(shù) 學 院 畢業(yè)設(shè)計說明書（論文） 6 如圖 6所示， D1~D32是發(fā)光二極管，即角度指示燈， 用于顯示每 360角度的曲軸角度。 數(shù)碼管用于顯示計數(shù)、角度等一些參數(shù)。 DSP 主控電路 芯片 DSP 是 數(shù)字信號處理 （ Digital Signal Processing）的簡稱， 是一門涉及許多學科而又廣泛應(yīng)用于許多領(lǐng)域的新興學科。 DSP 芯片的內(nèi)部采用程序和數(shù)據(jù)分開的哈佛結(jié)構(gòu)，具有專門的硬件乘法器，廣泛采用流水線操作，提供特殊的 DSP 指令，可以用來快速的實現(xiàn)各種數(shù)字信號處理算法。 其工 作原理是： 是接收模擬信號，轉(zhuǎn)換為 0 或 1 的數(shù)字信號。再對數(shù)字信號進行修改、刪除、強化，并在其他系統(tǒng)芯片中把數(shù)字數(shù)據(jù)解譯回模擬數(shù)據(jù)或?qū)嶋H環(huán)境格式。它不僅具有可編程性，而且實時運行速度可達每秒數(shù)以千萬條復雜指令程序，遠遠超過通用微處理器，是數(shù)字化電子世界中日益重要的電腦芯片。它的強大數(shù)據(jù)處理能力和高運行速度，是最值得稱道的兩大特色。 DSP 芯片特點 ： 1 采用哈佛結(jié)構(gòu) ： DSP 芯片普遍采用數(shù)據(jù)總線和程序總線分離的哈佛結(jié)構(gòu)或改進的哈佛結(jié)構(gòu)，比傳統(tǒng)的馮 ?諾依曼結(jié)構(gòu)有更快的指令執(zhí)行速度。 1）馮 ?諾依曼采用單存儲空間，即程序 指令和數(shù)據(jù)指令公用一個存儲空間，使用單一的地址和數(shù)據(jù)總線，取指令和取操作數(shù)都是通過一條總線分時進行的。 2）哈佛結(jié)構(gòu) ： 采用雙存儲空間，程序存儲和數(shù)據(jù)存儲分開，有各自獨立的程序總線和數(shù)據(jù)總線，可獨立的編址和獨立訪問，可對程序和數(shù)據(jù)進行獨立的傳輸，使取指令操作、指令執(zhí)行操作、數(shù)據(jù)吞吐并行完成，大大的提高了數(shù)據(jù)處理的能力和指令執(zhí)行的速度，非常適合于實時的數(shù)字信號處理。 3）改進型的哈佛結(jié)構(gòu) ： 改進型的哈佛結(jié)構(gòu)是采用雙存儲空間和數(shù)條總線，即一條程序總線和多條數(shù)據(jù)總線。其特點 有 ： ① 允許在程序空間和數(shù)據(jù)空間傳送數(shù)據(jù)，使這些數(shù) 據(jù)可以由算術(shù)運算指令直接調(diào)用，增強了芯片的靈活性。 ② 提供了存儲指令的高速緩沖器（ Cache）和相應(yīng)的指令，當重復執(zhí)行這些指令時，只需讀入一次就可連續(xù)使用，不需要再次從程序存儲器中讀出，從而減少了指令執(zhí)行所需要的時間。 2 采用多總線結(jié)構(gòu) ： DSP 芯片都采用多總線結(jié)構(gòu)，可同時進行取指令和多個數(shù)據(jù)存取操作，并由輔助寄存器自動增減地址，使 CPU 在一個機器周期內(nèi)可多次對程序空間和數(shù)據(jù)空間進行訪問，大大提高了 DSP 的運行速度。 3 采用流水線技術(shù) ： 每一條指令可通過片內(nèi)多功能單元完成指令、譯碼、取操作數(shù)和執(zhí)行等多個步驟， 實現(xiàn)多條指令并行執(zhí)行，從而在不提高時鐘頻率的條件下減少每條指令執(zhí)行的時間。 4 配有專用的硬件乘法 累加器 ： 為了適應(yīng)數(shù)字信號處理的需要，當前的 DSP 芯片都配有硬件乘法 累加器，可以一個周期內(nèi)完成一次乘法和一次累加操作，從而可實現(xiàn)數(shù)據(jù)的硬件乘法 累加操作。如矩陣運算、 FIR、 IIR、 FFT 變換等專用信號處理。 5 具有特殊的 DSP 指令 ： 為了滿足數(shù)字信號處理的需要，在 DSP 的指令系統(tǒng)中，設(shè)計了一些完成特殊功能的指令。如： TMS320C54x 中的 FIRS 和 LMS 指令 ,專門完成系數(shù)對稱的 FIR 濾波器和 IIR 濾波器。 6 快速的指令周期 ： 由于采用哈佛結(jié)構(gòu)、流水線操作、硬件乘法 累加器、特殊指令和集成的優(yōu)化設(shè)計，使指令周期可在 20ns 以下。如 TMS320C54x 的運算速度為 100MIPS 7 硬件配置強 ： 新一代的 DSP 芯片具有較強的接口功能，除了具有串行口、定時器、主機接口音（ HPI）、 DMA 控制器、軟件可編程等待狀態(tài)發(fā)生器等片內(nèi)外設(shè)外，還配有中斷處理器、 PLL、片內(nèi)存儲器、測試接口等單元電路，可以方便地構(gòu)成一個嵌入式自封閉的處理器。 無 錫 職 業(yè) 技 術(shù) 學 院 畢業(yè)設(shè)計說明書（論文） 7 8 支持多處理器結(jié)構(gòu) ： 盡管當前的 DSP 芯片已達到了較高的水平，但一些實時性要求很高的場 合，單片 DSP 的處理能力還不能滿足要求。如在圖象壓縮、雷達定位等應(yīng)用中，若采用單處理器將無法勝任。因此，支持多處理器系統(tǒng)就成為提高 DSP 應(yīng)用性能的重要途徑之一。 9 省電管理和低功耗 ： DSP 功耗一般為 ,若采用低功耗技術(shù)可使功耗降到,可用電池供電 ,適用于便攜式數(shù)字終端設(shè)備 。 DSP 優(yōu)點 ： 對元件值的容限不敏感，受溫度、環(huán)境等外部因素影響??；容易實現(xiàn)集成； VLSI 可以分時復用，共享處理器；方便調(diào)整處理器的系數(shù)實現(xiàn)自適應(yīng)濾波；可實現(xiàn)模擬處理不能實現(xiàn)的功能：線性相位、多抽樣率處理、級聯(lián)、易于存儲 等；可用于頻率非常低的信號。 DSP 缺點 ： 需要模數(shù)轉(zhuǎn)換；受采樣頻率的限制，處理頻率范圍有限；數(shù)字系統(tǒng)由耗電的有源器件構(gòu)成，沒有無源設(shè) 備可靠 。 DSP 的發(fā)展 ： DSP 產(chǎn)業(yè)在約 40 年的歷程中經(jīng)歷了三個階段：第一階段， DSP 意味著數(shù)字信號處理，并作為一個新的理論體系廣為流行。隨著這個時代的成熟， DSP 進入了發(fā)展的第二階段，在這個階段， DSP 代表數(shù)字信號處理器，這些 DSP 器件使我們生活的許多方面都發(fā)生了巨大的變化。接下來又催生了第三階段，這是一個賦能（ enablement）的時期，我們將看到 DSP 理論和 DSP 架構(gòu)都被 嵌入到 SOC 類產(chǎn)品中。 ” 第一階段， DSP意味著數(shù)字信號處理。 80 年代開始了第二個階段， DSP 從概念走向了產(chǎn)品， TMS320xx所實現(xiàn)的出色性能和特性備受業(yè)界關(guān)注。方進先生在一篇文章中提到，新興的 DSP 業(yè)務(wù)同時也承擔著巨大的風險，究竟向哪里拓展是生死攸關(guān)的問題。當設(shè)計師努力使 DSP 處理器每 MIPS 成本降到了適合于商用的低于 10 美元范圍時， DSP 在軍事、工業(yè)和商業(yè)應(yīng)用中不斷獲得成功。到 1991 年， TI 推出價格可與 16位微處理器不相上下的 DSP 芯片，首次實現(xiàn)批量單價低于 5美元，但所能提供的性能卻是其 5至 10 倍。 到 90 年代，多家公司躋身 DSP 領(lǐng)域與 TI 進行市場競爭。 TI 首家提供可定制 DSP—— cDSP， cDSP 基于內(nèi)核 DSP 的設(shè)計可使 DSP 具有更高的系統(tǒng)集成度，大大加速了產(chǎn)品的上市時間。同時， TI瞄準 DSP 電子市場上成長速度最快的領(lǐng)域。到 90 年代中期，這種可編程的 DSP 器件已廣泛應(yīng)用于數(shù)據(jù)通信、海量存儲、語音處理、汽車電子、消費類音頻和視頻產(chǎn)品等等，其中最為輝煌的成就是在數(shù)字蜂窩電話中的成功。這時， DSP 業(yè)務(wù)也一躍成為 TI最大的業(yè)務(wù)，這個階段 DSP 每 MIPS 的價格已降到 10美分到 1 美元的范圍。 21 世紀 DSP 發(fā)展 進入第三個階段，市場競爭更加激烈， TI 及時調(diào)整 DSP 發(fā)展戰(zhàn)略全局規(guī)劃，并以全面的產(chǎn)品規(guī)劃和完善的解決方案，加之全新的開發(fā)理念，深化產(chǎn)業(yè)化進程。成就這一進展的前提就是 DSP 每 MIPS 價格目標已設(shè)定為幾個美分或更低。 以 TMS320F28335 的 DSP 芯片為例介紹 DSP 主要工作方式。 如圖 7 所示。 圖 7 TMS320F28335 實物圖 TMS320F28335 主要性能和參數(shù)： 高性能的靜態(tài) CMOS 技術(shù)，指令周期為 6． 67 ns，主頻達 150MHZ； 高性能的 32 位 CPU，單精度浮點運算單元 (FPU)，采用哈佛流水線結(jié)構(gòu)，能夠快速執(zhí)行中斷響應(yīng)，并具有統(tǒng)一的內(nèi)存管理模式，可用 C／ C++語言實現(xiàn)復雜無 錫 職 業(yè) 技 術(shù) 學 院 畢業(yè)設(shè)計說明書（論文） 8 的數(shù)學算法； 6 通道的 DMA 控制器 。 控制時鐘系統(tǒng)具有片上振蕩器，看門狗模塊，支持動態(tài) PLL 調(diào)節(jié)，內(nèi)部可編程鎖相環(huán)，通過軟件設(shè)置相應(yīng)寄存器的值改變 CPU 的輸入時鐘頻率 ； 8 個外部中斷 ； 支持 58 個外設(shè)中斷的外設(shè)中斷擴展控制器 (PIE)，管理片上外設(shè)和外部引腳引 起的中斷請求 ； 增強型的外設(shè)模塊： 18 個 PWM 輸出，包含 6 個高分辨率脈寬調(diào)制模塊 (HRPWM)、 6 個事件捕獲輸入， 2 通道的正交調(diào)制模塊 (QEP)；串行外設(shè)為 2 通道 CAN 模塊、 3 通道 SCI 模塊、 2 個 McBSP(多通道緩沖串行接口 )模塊、 1個 SPI 模塊、 1 個 I2C 主從兼容的串行總線接口模塊 ； 12 位的 A／ D 轉(zhuǎn)換器具有 16 個轉(zhuǎn)換通道、 2 個采樣保持器、內(nèi)外部參考電壓，轉(zhuǎn)換速度為 80 ns，同時支持多通道轉(zhuǎn)換 。 TMS320F28335 復位電路 ： 復位采用上電復位電路，由電源器件給出復位信號。一旦電源上電，系統(tǒng)便處于復位狀 態(tài)，當 XRS 為低電平時， DSP 復位。為使 DSP 初始化正確，應(yīng)保證 XRS 為低電平并至少保持 3 個 CLKOUT 周期，同時在上電后，該系統(tǒng)的晶體振蕩器一般需要 100~200 ms 的穩(wěn)定期。 TMS320F28335 的復位電路： 復位采用上電復位電路，由電源器件給出復位信號。一旦電源上電，系統(tǒng)便處于復位狀態(tài)，當 XRS 為低電平時， DSP 復位。為使 DSP 初始化正確，應(yīng)保證 XRS 為低電平并至少保持 3 個 CLKOUT 周期，同時在上電后，該系統(tǒng)的晶體振蕩器一般需要 100~200 ms 的穩(wěn)定期。所選的電源器件 TPS73HD30l 一旦 加電 ， 其輸出電壓緊隨輸入電壓，當輸出電壓達到啟動 RESET 的最小電壓時 (溫度為 25℃ 時，其電壓為 1． 5 V)，引腳 RESET 輸出低電平，并且至少保持 200ms，從而滿足復位要求。 TMS320F28335 的 時鐘電路 ： 向 DSP 提供時鐘一般有 2 種方法：一種是利用 DSP內(nèi)部所提供的晶體振蕩器電路，即在 DSP 的 Xl 和 X2 引腳之間連接一晶體來啟動內(nèi)部振蕩器；另一種方法是將外部時鐘源直接輸入 X2／ CLKIN 引腳， Xl懸 空，采用已封裝晶體振蕩器。鑒于從資源利用和電路設(shè)計的簡單性考慮 。 該最小應(yīng)用系統(tǒng)的時鐘電路采用 TMS320F28335 內(nèi)部晶體振蕩器，具體電路如圖 8 所示。外部晶體的工作頻率為 30 MHz， TMS320F28335 內(nèi)部具有一個可編程的鎖相環(huán)，用戶可根據(jù)所需系統(tǒng)時鐘頻率對其編程設(shè)置。 圖 8 TMS320F28335 引腳連接電路圖 無 錫 職 業(yè) 技 術(shù) 學 院 畢業(yè)設(shè)計說明書（論文） 9 在本設(shè)計中， DSP 主控 芯片為 U1，芯片內(nèi)存有針對機械壓力機的控制程序。 U2 是存儲器，存儲凸輪角度設(shè)置以及機床相關(guān)的參數(shù)， U3 為斷電檢測芯片，用于檢測 24v 電源是否斷電。 圖 9 DSP 時鐘信號 時鐘信號如圖 9 示， Y1 是晶振， 為 DSP 提供工 作的時鐘信號。 FRAM 存儲器 FRAM 存儲器概述 ： WFRAM 是由美國 Ramtron 公司生產(chǎn)的非易失性鐵電介質(zhì)讀寫存儲器。 其核心技術(shù)是鐵電晶體材料，這一特殊材料使得鐵電存貯產(chǎn)品同時擁有隨機存儲器 (RAM) 和非易失性存儲器的特性 。 FRAM 存儲器基本原理 ： 鐵電晶體材料的工作原理 是 : 當我們把電場加載到鐵電晶體材料上，晶陣中的中心原子會沿著電場方向運動，到達穩(wěn)定狀態(tài)。晶陣中的每個自由浮動的中心原子只有兩個穩(wěn)定狀態(tài)，一個我們記作邏輯 0，另一個記作邏輯 1。中心原子能在常溫﹑沒有電場的情況下停留在此狀態(tài)達一百年以上。 由于在整個物理過程中沒有任何原子碰撞，鐵電存儲器 (FRAM)擁有高速讀寫，超低功耗和無限次寫入等特性。 FRAM 存儲器 特點 ： 采用 20488 位存儲結(jié)構(gòu)； 讀寫次數(shù)高達 一 百億次；在溫度為55℃ 時， 10 年數(shù)據(jù)保存能力； 無延時寫入數(shù)據(jù)；先進的高可靠性鐵電存儲方式；連接方式為 高速串行接口（ SPI）總線方式，且具有 SPI 方式 0 和 3 兩種方式；總線頻率高達 5MHz； 硬件上可直接取代 E；具有先進的寫保護設(shè)計，包括硬件保護和軟件保護雙重保護功能；低功耗，待機電流僅為 10μA ；采用單電源 +5V 供電；工業(yè)溫度范