機(jī)電工程系-廈門(mén)大學(xué)精品課程建設(shè)網(wǎng)站(編輯修改稿)
2025-03-27 16:34 本頁(yè)面
【文章內(nèi)容簡(jiǎn)介】 的選擇 高阻 ＋ 5V ＋ 25V 高 低 編程禁止 數(shù)據(jù)輸出 ＋ 5V ＋ 25V 低 低 編程核實(shí) 數(shù)據(jù)輸入 ＋ 5V ＋ 25V 高 由低到高脈沖 編程 高阻 ＋ 5V ＋ 5V 無(wú)關(guān) 高 功率下降 高阻 ＋ 5V ＋ 5V 高 無(wú)關(guān) 輸出禁止 數(shù)據(jù)輸出 ＋ 5V ＋ 5V 低 低 讀 D0~D7 VCC VPP （ PD/PGM） 信號(hào)線(xiàn) 工作方式 OE CE機(jī)電工程系 E2PROM – 芯片特性 – 工作方式 E2PROM的典型芯片有 2K 8的 Intel 2816/2812816A/2817A和 8K 8的 2864A。 2816A/2817A 機(jī)電工程系 1．芯片特性（ 8K 8的 2864A ） 1 28 2 27 3 26 4 25 5 Intel 24 6 2864A 23 7 22 8 21 9 20 10 19 11 18 12 17 13 16 14 15 A0 A6 A7 A12 A5 A4 A3 A2 A1 I/O0 I/O1 I/O2 GND R/B I/O3 I/O4 I/O5 I/O6 I/O7 OE A10 OE A11 A9 A8 VSS WE Vcc 圖 69 2864A E2PROM的引腳 CEWEOECCVBR/ 符號(hào) 名稱(chēng) 功能說(shuō)明 A12～ A0 地址線(xiàn) 輸入 I/O7~I/O0 數(shù)據(jù)輸入 /輸出線(xiàn) 雙向，讀出時(shí)為輸出，寫(xiě)入 /擦除時(shí)為輸入 片選和電源控制線(xiàn) 輸入，控制數(shù)據(jù)輸入輸出 寫(xiě)入允許控制線(xiàn) 線(xiàn)的電平狀態(tài)和時(shí)序狀態(tài)控制 2864A的操作 數(shù)據(jù)輸出允許線(xiàn) 控制數(shù)據(jù)讀出 ＋ 5V 電源 準(zhǔn)備就緒 /忙狀態(tài)線(xiàn) 用來(lái)向 CPU提供狀態(tài)信號(hào) 機(jī)電工程系 2．工作方式 字節(jié)寫(xiě)入前自動(dòng)擦除 字節(jié)擦除 輸入 低 0 1 0 寫(xiě)入 高阻 高阻 1 維持 輸出 高阻 1 0 0 讀出 引腳信號(hào) 工作方式 表 66 Intel 2864A E2PROM的工作方式 CEOEWER/ B數(shù)據(jù)線(xiàn)功能 機(jī)電工程系 快速擦寫(xiě)存儲(chǔ)器 – 閃存的特點(diǎn) – 閃存的應(yīng)用 ? 快速擦寫(xiě)存儲(chǔ)器（ Flash Memory）也稱(chēng)為閃速存儲(chǔ)器 ? 從原理上看， FLASH Memory屬于 ROM型存儲(chǔ)器，但是它可以隨時(shí)改寫(xiě)信息；從功能上看，它又相當(dāng)于 RAM。 機(jī)電工程系 1．閃存的特點(diǎn) ? （ 1）按區(qū)塊（ Sector）或頁(yè)面（ Page）組織 可進(jìn)行整個(gè)芯片的擦除和編程操作外，還可以進(jìn)行字節(jié)、區(qū)塊或頁(yè)面的擦除和編程操作 ? （ 2）可進(jìn)行快速頁(yè)面寫(xiě)入 CPU可以將頁(yè)數(shù)據(jù)按芯片存取速度（一般為幾十到 200ns） 寫(xiě)入頁(yè)緩存，再在內(nèi)部邏輯的控制下，將整頁(yè)數(shù)據(jù)寫(xiě)入相應(yīng)頁(yè)面，大大加快了編程速度。 ? （ 3）內(nèi)部編程控制邏輯 當(dāng)編程寫(xiě)入時(shí)，由內(nèi)部邏輯控制操作， CPU可做其他工作。 CPU可以通過(guò)讀出驗(yàn)證或狀態(tài)查詢(xún)獲知編程是否結(jié)束，從而提高了 CPU的效率。 ? （ 4）在線(xiàn)系統(tǒng)編程能力 擦除和寫(xiě)入都無(wú)需把芯片取下 ? （ 5）軟件和硬件保護(hù)能力 可以防止有用數(shù)據(jù)被破壞 機(jī)電工程系 2．閃存的應(yīng)用 ?目前閃存主要用來(lái)構(gòu)成存儲(chǔ)卡，以代替軟磁盤(pán)。 ?已大量用于便攜式計(jì)算機(jī)、數(shù)碼相機(jī)、 MP3播放器等設(shè)備中。 機(jī)電工程系 半導(dǎo)體存儲(chǔ)器接口技術(shù) ? 存儲(chǔ)器與 CPU接口的一般問(wèn)題 ? 存儲(chǔ)器與地址總線(xiàn)的連接 ? 存儲(chǔ)器與控制總線(xiàn)、數(shù)據(jù)總線(xiàn)的連接 ? 存儲(chǔ)器接口舉例 機(jī)電工程系 存儲(chǔ)器與 CPU接口的一般問(wèn)題 – CPU總線(xiàn)的負(fù)載能力 – 存儲(chǔ)器與 CPU之間的時(shí)序配合 – 存儲(chǔ)芯片的選用和地址分配 機(jī)電工程系 1． CPU總線(xiàn)的負(fù)載能力 ? 通常 CPU總線(xiàn)的負(fù)載能力是一個(gè) TTL器件或 20個(gè) MOS器件 。 ? 一般小型系統(tǒng)中 ， CPU可直接與存儲(chǔ)器芯片相連 。 而在較大系統(tǒng)中 ，當(dāng)總線(xiàn)負(fù)載數(shù)超過(guò)限定時(shí)應(yīng)當(dāng)加接驅(qū)動(dòng)器 。 ? 地址線(xiàn) 、 控制線(xiàn)時(shí)是單向的 ， 故采用單向驅(qū)動(dòng)器 ， 如 74LS244，Intel8282等 ， 而數(shù)據(jù)線(xiàn)是雙向傳動(dòng)的 ， 故采用雙向驅(qū)動(dòng)器 ， 如74LS24 Intel8286/8287等 。 機(jī)電工程系 2．存儲(chǔ)器與 CPU之間的時(shí)序配合 ? 選用存儲(chǔ)芯片時(shí)，必須考慮它的存取速度和 CPU速度的匹配問(wèn)題，即時(shí)序配合。 ? 為了使 CPU能與不同速度的存儲(chǔ)器相連接，一種常用的方法是使用“等待申請(qǐng)”信號(hào)。該方法是在 CPU設(shè)計(jì)時(shí)設(shè)置一條“等待申請(qǐng)”輸入線(xiàn)。 ? 若與 CPU連接的存儲(chǔ)器速度較慢，使 CPU在規(guī)定的的讀 /寫(xiě)周期內(nèi)不能完成讀 /寫(xiě)操作，則在 CPU執(zhí)行訪(fǎng)問(wèn)存儲(chǔ)器指令時(shí)，由等待信號(hào)發(fā)生器向 CPU發(fā)出“等待申請(qǐng)”信號(hào)，使 CPU在正常的讀 /寫(xiě)周期之外再插入一個(gè)或幾個(gè)等待周期 Tw，以便通過(guò)改變指令的時(shí)鐘周期數(shù)使系統(tǒng)速度變慢，從而達(dá)到與慢速存儲(chǔ)器匹配的目的。 機(jī)電工程系 3．存儲(chǔ)芯片的選用和地址分配 存儲(chǔ)芯片類(lèi)型和芯片型號(hào)的選擇因素 ? 存放對(duì)象 ? 存儲(chǔ)容量 ? 存取速度 ? 結(jié)構(gòu) ? 價(jià)格。 機(jī)電工程系 存儲(chǔ)器與地址總線(xiàn)的連接 ? 存儲(chǔ)器與地址總線(xiàn)的連接 ， 本質(zhì)上就是在地址分配的基礎(chǔ)上實(shí)現(xiàn)地址譯碼 ，保證 CPU能對(duì)存儲(chǔ)器中所有單元正確尋址 。 ? 它包括兩方面內(nèi)容：一是高位地址線(xiàn)譯碼 ， 用以選擇存儲(chǔ)芯片；二是低位地址線(xiàn)連接 ， 用以通過(guò)片內(nèi)地址譯碼器選擇存儲(chǔ)單元 。 – 全譯碼法 – 部分譯碼法 – 線(xiàn)選法 機(jī)電工程系 1．全譯碼法 ? 全譯碼法是指將地址總線(xiàn)中除片內(nèi)地址以外的全部高位地址接到譯碼器的輸入端參與譯碼 。 ? 采用全譯碼法 ， 每個(gè)存儲(chǔ)單元的地址都是唯一的 ， 不存在地址重疊 ，但譯碼電路較復(fù)雜 ， 連線(xiàn)也較多 。 ? 全譯碼法可以提供對(duì)全部存儲(chǔ)空間的尋址能力 。 當(dāng)存儲(chǔ)器容量小于可尋址的存儲(chǔ)空間時(shí) ， 可從譯碼器輸出線(xiàn)中選出連續(xù)的幾根作為片選控制 ， 多余的令其空閑 ， 以便需要時(shí)擴(kuò)充 。 機(jī)電工程系 例 61 ? 設(shè) CPU尋址空間為 64KB（地址總線(xiàn)為 16位），存儲(chǔ)器由 8片容量為 8KB的芯片構(gòu)成。 A13～ A15 38 譯碼器 Y0 Y1 Y7 A0～ A12
教學(xué)課件相關(guān)推薦
鄂ICP備17016276號(hào)-1