vhdl上機(jī)手冊(基于xilinxisemodelsim(編輯修改稿)
2024-12-23 15:48 本頁面
【文章內(nèi)容簡介】 rojectNew Source；（或在 Sources in Project 窗口中單擊鼠標(biāo)右鍵選擇“ New Source… ”）出現(xiàn)如圖 6 所示的窗口； Step2. 選擇 VHDL Module（ VHDL 模塊）作為新建源文件的類型； Step3. 在文件名中鍵入“ FourBitsCounter”； Step4. 單擊“下一步”； Step5. 單擊“下一步”； Step6. 單擊“完成”，完成這個新源程序的創(chuàng)建。新源程序文件 將會顯示在 HDL 編輯窗口中，它包括 Library， Use， Entity， Architecture 等語句。 7 圖 6 源程序的類型選 擇 4 利用計(jì)數(shù)器模板向?qū)稍O(shè)計(jì) 設(shè)計(jì)文件建立之后，我們就可以向其中填寫代碼了。我們可以直接書寫 HDL 代碼，也可以利用 ISE 的語言模板（ ISE Language Template）工具來輔助我們書寫 HDL 代碼。在這里我們使用語言模板，選擇其中的計(jì)數(shù)器描述來完成本源程序的設(shè)計(jì)。 Step1. 選擇 EditLanguage Templates 打開語言模板，或者通過單擊按鈕 來打開語言模板，如圖 7 所示； 8 圖 7 計(jì)數(shù)器語言模板 Step2. 在 Language Templates 中通過單擊“＋”來展開 VHDL 下的綜合模板（ Synthesis Templates）； Step3. 從 VHDL 綜合模板中選擇計(jì)數(shù)器模板（ Counter Template），并把它粘貼到源程序 的 begin 和 end 之間。（或在 Counter Template 上單擊右鍵選擇“ Use ”，建議直接復(fù)制過去）； Step4. 關(guān)閉 Language Templates 窗口； Step5. 將帶有注釋符號“ ”的計(jì)數(shù)器端口定義語句剪切并粘貼到計(jì)數(shù)器的 實(shí)體（ entity） 9 描述中。這些語句如下所列： CLK: in STD_LOGIC。 RESET: in STD_LOGIC。 CE, LOAD, DIR: in STD_LOGIC。 DIN: in STD_LOGIC_VECTOR(3 downto 0)。 COUNT: inout STD_LOGIC_VECTOR(3 downto 0)。 Step6. 去掉上述語句中的注釋符號； Step7. 去掉上述最后一個端口定義語句后的分號；此時的程序如圖 8 所示。 Step8. 選擇 FileSave，保存 源程序。 10 圖 8 修改后的計(jì)數(shù)器描述文件 5 仿真 我們可以通過設(shè)置計(jì)數(shù)器模塊的輸入來觀察仿真輸出，以測試我們編寫的 VHDL 源文件是 11 否滿足邏輯功能要求。我們建立的 testbench 波形將被用于與仿真軟件 ModelSim 的連接，用來驗(yàn)證所設(shè)計(jì)的計(jì)數(shù)器的功能和延時是否達(dá)到要求。 6 創(chuàng)建 Testbench波形源文件 在仿真前，首先創(chuàng)建一個 Testbench 波形源文件，與以前版本不同的是，該文件不是在 HDL Bencher（ ISE 集成的一個工具，用于設(shè)置輸入波形）中打開，而是在 ISE 中打開，這也是 不同于以前版本的地方。具體步驟如下： Step1. 打開上一節(jié)所建立的工程； Step2. 選擇 ProjectNew Source…, （或通過在 Sources in Project 中單擊右鍵選擇“ NewSource… ”），出現(xiàn)如圖 9 所示的窗口； 圖 9 創(chuàng)建波形源文件 12 Step3. 選擇文件類型為 Test Bench Waveform； Step4. 鍵入文件名“ TestWave”，如圖 9 中所示； Step5. 單擊“下一步”，在本步驟中可以將波形文件與 VHDL 文件進(jìn)行關(guān)聯(lián)。 Step6. 單擊“下一步”； Step7. 單擊“完成”； Step8. 此時， HDL Bencher 程序自動啟動，如圖 10 所示，我們可以選擇哪一個信號是時鐘信號并可以輸入所需的時序需求；在這里我們采用系統(tǒng)的默認(rèn)值，單擊“ OK”按鈕； 圖 10 仿真時間參數(shù)的設(shè)置 13 Step9. 這時出現(xiàn)了如圖 11 所示的波形； 圖 711 新建的波形文件 7 設(shè)置輸入仿真波形 我們可以打開剛剛建立的波形文件，來 初始化輸入波形，步驟如下： Step1. 單擊波形圖中的藍(lán)色方塊來設(shè)置波形電平的高低，并將仿真時間線（圖中的垂直的藍(lán)色線）拉到第 10 個時鐘周期處，設(shè)置后的波形如圖 12 所示；
醫(yī)療健康相關(guān)推薦
鄂ICP備17016276號-1