cmos工藝(編輯修改稿)
2025-02-28 21:28 本頁面
【文章內(nèi)容簡介】 IE)，用反應(yīng)氣體中產(chǎn)生的離子轟擊硅片。掩模組成圖 什么是掩膜？v掩膜是用石英玻璃做成的均勻平坦的薄片，表面上涂一層 600?800nm厚的 Cr層，使其表面光潔度更高。稱之為鉻板， Cr mask。IC、 Mask WaferWafer圖案發(fā)生器方法(PG: Pattern Generator) 在 PG法中 , 規(guī)定layout的基本圖形為矩形 . 任何版圖都將分解成一系列各種大小、不同位置和方向的矩形條的組合 . 每個(gè)矩形條用 5個(gè)參數(shù)進(jìn)行描述 :(X, Y, A, W, H) 圖 圖案發(fā)生器方法 (續(xù) )v利用這些數(shù)據(jù)控制下圖所示的一套 制版 裝置。光刻原理與流程v在 IC的制造過程中，光刻是多次應(yīng)用的重要工序。其作用是把掩膜上的圖型轉(zhuǎn)換成晶圓上的器件結(jié)構(gòu)。 光刻 步驟一、 晶圓涂光刻膠：v 清洗晶圓，在 200?C溫度下烘干 1小時(shí)。目的是防止水汽引起光刻膠薄膜出現(xiàn)缺陷。v 待晶圓冷卻下來，立即涂光刻膠。? 光刻 膠有兩種：正性 (positive)與負(fù)性 (negative)。正性膠顯影后去除的是 經(jīng) 曝 光的區(qū)域的光刻膠，負(fù)性膠顯影后去除的是 未經(jīng) 曝 光的區(qū)域的光刻膠。? 正性膠適合作窗口結(jié)構(gòu) , 如接觸孔 , 焊盤等，而負(fù)性膠適用于做長條形狀如多晶硅和金屬布線等 。? 光刻 膠 對(duì)大部分可見光靈敏，對(duì)黃光不靈敏，可在黃光下操作。v 晶圓再烘，將溶劑蒸發(fā)掉，準(zhǔn)備曝 光正性膠與負(fù)性膠光刻圖形的形成涂光刻膠的方法 (見下圖 )：光刻膠通過過濾器滴入晶圓中央，被真空吸盤吸牢的晶圓以 2023 ?8000轉(zhuǎn) /分鐘的高速旋轉(zhuǎn)，從而使光刻膠均勻地涂在晶圓表面 。光刻 步驟二、三、四二、曝 光 : 光源可以是 可見光 ,紫外線 , X射線和電子束 。 光量 , 時(shí)間取決于光刻膠的型號(hào)，厚度和成像深度。三、顯影 : 晶圓用真空吸盤吸牢，高速旋轉(zhuǎn)，將顯影液噴射到晶圓上。顯影后，用清潔液噴洗。四、烘干 : 將顯影液和清潔液全部蒸發(fā)掉 。曝光方式1. 接觸式 曝光 方式中， 把掩膜 以 ? 的壓力 壓在涂光刻膠的晶圓 上，曝光光源的波長在 ?m左右。圖 曝光系統(tǒng) (下圖 ): 點(diǎn)光源產(chǎn)生的光經(jīng)凹面鏡反射得 發(fā)散光束，再經(jīng)透鏡變成平行光束，經(jīng) 45?折射后投射到工作臺(tái)上。光刻過程a)玻璃掩模版；（ b)涂光刻膠；（ c)曝光；（ d)顯影芯片制造v下凹圖形的加工v凸起圖形的加工v平坦化下凹圖形的加工v 氧化層上制造一個(gè)凹槽v 主要步驟：v 將掩模版覆蓋在芯片上，然后曝光；v 光線僅能通過鉻版上我們開窗口的地方；v 在光刻膠上被曝光的區(qū)域發(fā)生化學(xué)反應(yīng)；v 顯影，曝光區(qū)域被顯出。平坦化v 在進(jìn)行了凹下和凸起的圖形后，晶圓的表面變得非常不平整。使晶圓表面變平的技術(shù)成為 平坦化 。v 如果不采用平坦化技術(shù)，新材料可能會(huì)上下起伏，越過一些陡峭的凸起和凹槽。這些凸起和凹槽的拐角會(huì)引起應(yīng)力，使材料在拐角處拉伸變薄，因此必須增加額外的材料厚度以避免斷裂。v 只要使原先的平面變平坦了，就可以采用較薄的材料層，就能制作更小的圖形，加工更小的尺寸，尺寸越小性能越好，速度越快，也越便宜。所以，平坦化改善了芯片的性能。集成電路工藝? 光刻：? 刻蝕：? 摻雜：? 離子注入 退火? 擴(kuò)散 氧化：干氧氧化、濕氧氧化等? CVD作 業(yè)v集成電路工藝主要分為哪幾大類，每一類中包括哪些主要工藝，并簡述各工藝的主要作用v簡述光刻的工藝過程。集成電路工藝? 掩模? 光刻? 刻蝕? 摻雜? 離子注入 ? 擴(kuò)散? 氧化? CVD CMOS工藝流程CMOS工藝分類vP 阱 CMOS工藝vN 阱 CMOS工藝v雙阱 CMOS工藝P阱 CMOS工藝 P阱 CMOS工藝 以 N型單晶硅為襯底，在其上制作 P阱。 NMOS管做在P阱內(nèi)， PMOS管做在 N型襯底上。 P阱工藝包括用 離子注入或擴(kuò)散的方法在 N型襯底中摻進(jìn)濃度足以中和 N型襯底并使其呈 P型特性的 P型雜質(zhì)，以保證 P溝道器件的正常特性。P阱 CMOS工藝 P阱 CMOS芯片剖面示意圖 電連接時(shí)， P阱接最負(fù)電位， N襯底接最正電位，通過反向偏置的 PN結(jié)實(shí)現(xiàn) PMOS器件和 NMOS器件之間的 相互隔離。N阱 CMOS工藝 N阱 CMOS正好和 P阱 CMOS工藝相反 ， 它是在 P型襯底上形成 N阱。因?yàn)?N溝道器件是在 P型襯底上制成的。在這種情況下， N阱中和了 P型襯底 ，
教學(xué)課件相關(guān)推薦
鄂ICP備17016276號(hào)-1