cmos集成電路制造工藝(編輯修改稿)
2025-07-26 07:07 本頁面
【文章內(nèi)容簡(jiǎn)介】 免“釘頭”的出現(xiàn)，從而布線密度得到提高。鎢是當(dāng)前最流行的金屬CVD材料。 使用釘頭接觸與填塞接觸比較 雙阱CMOS工藝的主要流程隨著CMOS集成電路制造工藝的不斷發(fā)展，工藝線寬越來越小。對(duì)于不同線寬的流水線，一個(gè)標(biāo)準(zhǔn)的CMOS工藝過程雖然略有差別，但主要的過程基本相同，都包括第一節(jié)介紹的工藝過程。下面以光刻掩膜版為基準(zhǔn)描述一個(gè)雙阱硅柵雙鋁CMOS集成電路的工藝過程的主要步驟，用以說明如何在CMOS工藝線上制備CMOS集成電路。(a)~(m)所示的即為雙阱單多晶、雙鋁CMOS工藝的主要流程。下面對(duì)雙阱CMOS工藝的主要步驟進(jìn)行較詳細(xì)的說明。(a)(b)(c)(d)(e)(f)(g)(h)(i)(j)(k)(l)(m) 雙阱工藝主要流程（a） 制備n型阱1） 氧化p型單晶硅襯底材料。其目的是在已經(jīng)清洗潔凈的p型硅表面上生長一層很薄的二氧化硅層，作為n阱和p阱離子注入的屏蔽層。2） 在襯底表面涂上光刻膠，采用第一塊光刻掩膜版進(jìn)行一次光刻。其圖形是所有需要制作n阱和相關(guān)n型區(qū)域的圖形，光刻的結(jié)果是使制作n阱和相關(guān)n型區(qū)域圖形上方的光刻膠易于被刻蝕，當(dāng)這些易于被刻蝕的光刻膠被刻蝕之后，其下面的二氧化硅層就易于被刻蝕掉?？涛g過程采用濕法刻蝕技術(shù)，刻蝕的結(jié)果是使需要做n阱以及相關(guān)n型區(qū)域的硅襯底裸露出來。同時(shí)，當(dāng)刻蝕完畢后，保留光刻膠，和其下面的二氧化硅層一起作為磷雜質(zhì)離子注入的屏蔽層。3） 離子注入磷雜質(zhì)。這是一個(gè)摻雜過程，其目的是在p型的襯底上形成n型區(qū)域—n阱，作為PMOS區(qū)的襯底。離子注入的結(jié)果是在注入窗口處的硅表面形成一定的n型雜質(zhì)分布，這些雜質(zhì)將作為n阱再分布的雜質(zhì)源。4） n型雜質(zhì)的退火與再分布。將離子注入后的硅片去除表面所有的光刻膠并清洗干凈，在氮?dú)猸h(huán)境（有時(shí)也稱為中性環(huán)境）下退火，恢復(fù)被離子注入所損傷的硅晶格。在退火完成后，將硅片送入高溫?cái)U(kuò)散爐進(jìn)行雜質(zhì)再分布，再分布的目的是為了形成所需的n阱的結(jié)深，獲得一定的n型雜質(zhì)濃度分布，最終形成制備PMOS所需的n型阱。再分布過程中為了使磷雜質(zhì)不向擴(kuò)散爐中擴(kuò)散，一般再分布開始階段在較低溫度的氧氣氣氛中擴(kuò)散，其目的是在硅襯底表面形成二氧化硅的阻擋層，然后在較高溫度、氮?dú)猸h(huán)境中進(jìn)行再分布擴(kuò)散。（b） 制備p型阱。1） 將進(jìn)行完步驟（a）后的硅片進(jìn)行第二次光刻。其光刻掩膜版為第一次光刻掩膜版的反版，采用與步驟(a)相同的光刻與刻蝕工藝過程，其結(jié)果是使除n阱以及相關(guān)n型區(qū)域之外的硅襯底裸露出來。2） 進(jìn)行離子注入硼雜質(zhì)。3） 采用與步驟（a）相同的退火與再分布工藝過程，最終形成制備NMOS有源區(qū)所需的p型阱。為了防止注入的硼雜質(zhì)在高溫處理過程中被二氧化硅“吞噬”，在再分布的初始階段仍采用氮?dú)猸h(huán)境，當(dāng)形成了一定的雜質(zhì)分布后，改用氧氣環(huán)境，在硅表面生成一層二氧化硅膜，再分布的最后階段仍在氮?dú)猸h(huán)境中擴(kuò)散。（c） 制備有源區(qū)。 所謂有源區(qū)是指將來要制作CMOS晶體管、電阻、接觸電極等的區(qū)域。其制備過程如下：1） 氧化由于氮化硅與硅的晶格不相匹配，如果直接將氮化硅沉積在硅表面，雖然從屏蔽場(chǎng)氧化效果是一樣的，但由于晶格不匹配，將在硅表面引入晶格缺陷，所以，生長一層底氧將起到緩沖的作用。通過熱氧化在硅表面生長一層均勻的氧化層，作為硅與氮化硅的緩沖層，而且這層底氧層去除后，硅表面仍保持了較好的界面狀態(tài)。2） 沉積氮化硅采用CVD技術(shù)在二氧化硅的上面沉積氮化硅。3） 第三次光刻。用第三塊光刻掩膜版進(jìn)行光刻，光刻的目的是使除有源區(qū)部分上方的光刻膠之外，其他部分的光刻膠易于刻蝕。4） 刻蝕當(dāng)光刻膠被刻蝕之后，采用等離子體干法刻蝕技術(shù)將暴露在外面的氮化硅刻蝕掉。進(jìn)而開形成有源區(qū)。（d） p型場(chǎng)注入。有源區(qū)外與n型阱都不需要進(jìn)行p型場(chǎng)注入。P型場(chǎng)注入的過程如下：1） 光刻。在硅表面涂膠之后，采用步驟（a）所用的第一塊光刻掩膜版進(jìn)行光刻，其目的是使n型阱上方的光刻膠不易被刻蝕。2） 刻蝕。采用濕法刻蝕除去其他部分的光刻膠。3） 進(jìn)行p雜質(zhì)注入。其目的是提高n阱外非有源區(qū)表面的濃度，這樣可以有效地防止由于鋁引線的經(jīng)過而帶來的寄生MOS管。（e） 制備耗盡型MOS管。由于模擬集成電路中，有些設(shè)計(jì)需要采用耗盡型MOS管，這樣在CMOS工藝工程中必須加一塊光刻掩膜版，其目的是使非耗盡型MOS管部分的光刻膠不易被刻蝕，然后通過離子注入和退火、再分布工藝，改變耗盡型MOS管區(qū)有源區(qū)的表面濃度，使MOS管不需要柵電壓就可以開啟工作。然后采用干氧濕氧干氧的方法進(jìn)行場(chǎng)氧制備，其目的是使除有源區(qū)部分之外的硅表面生長一層較厚的二氧化硅層，防止寄生MOS管的形成。再采用干法刻蝕技術(shù)除去所有的氮化硅，并將底氧化層也去除，在清洗以后進(jìn)行柵氧化，生長一層高質(zhì)量的氧化層。最后進(jìn)行閾值電壓調(diào)整，所謂閾值電壓調(diào)整就是在有源區(qū)的表面再進(jìn)行一次離子注入，使閾值電壓達(dá)到所需值。在柵氧化之后可分別采用步驟(a)和(b)所用的光刻掩膜版對(duì)PMOS管和NMOS管進(jìn)行閾值電壓調(diào)整，如果不進(jìn)行閾值電壓的調(diào)整就已經(jīng)得到了滿意的閾值電壓，則調(diào)整工藝可去掉，視具體情況進(jìn)行選擇。（f） 制備多晶柵。1） 沉積與摻雜采用CVD技術(shù)在硅片表面沉積一層多晶硅薄膜，在沉積多晶硅薄膜的同時(shí)，在反應(yīng)室中通入摻雜元素，通常采用多晶硅摻磷（n型摻雜）。2） 光刻在多晶硅表面涂膠，通過光刻，使多晶硅柵上方的光刻膠不易被刻蝕，這樣通過刻蝕其他部分的光刻膠。3） 刻蝕采用干法刻蝕技術(shù)刻蝕掉暴露在外面的多晶硅，再除去所有的光刻膠，剩下的多晶硅就是最終的多晶硅柵。（g） 制備NMOS管的源漏區(qū)1） 光刻在硅表面涂上膠，然后利用光刻掩膜版進(jìn)行光刻，其目的是使制備PMOS的區(qū)
語文相關(guān)推薦
鄂ICP備17016276號(hào)-1