【文章內(nèi)容簡介】 ，數(shù)據(jù)傳輸速率快 ? 缺點： 時鐘以最慢速設(shè)備為準，高速設(shè)備性能將受到影響 同步時鐘 地址信號 數(shù)據(jù)信號 控制信號 延時 41 微處理器系統(tǒng)結(jié)構(gòu)與嵌入式系統(tǒng)設(shè)計 異步并行總線時序 ? 特點：系統(tǒng)中可以 沒有統(tǒng)一的時鐘源 ，模塊之間依靠各種聯(lián)絡(luò)（握手）信號進行通信，以確定下一步的動作 ? 優(yōu)點： 全互鎖方式可靠性高，適應(yīng)性強 ? 缺點： 控制復(fù)雜，交互的聯(lián)絡(luò)過程會影響系統(tǒng)工作速度 地址信號 數(shù)據(jù)信號 主設(shè)備 聯(lián)絡(luò)信號 從設(shè)備 聯(lián)絡(luò)信號 ① ③ ② ① 準備好接收 （ M發(fā)送地址信號） ③ 已收到數(shù)據(jù) （ M撤銷地址信號） ④ ④ 完成一次傳送 （ S撤銷數(shù)據(jù)信號） ② 已送出數(shù)據(jù) （ S發(fā)送數(shù)據(jù)信號） 42 微處理器系統(tǒng)結(jié)構(gòu)與嵌入式系統(tǒng)設(shè)計 半同步并行總線時序 ? 特點：同時使用主模塊的 時鐘信號 和從模塊的 聯(lián)絡(luò)信號 ? 優(yōu)點： 兼有同步總線的速度和異步總線的可靠性與適應(yīng)性 ?Ready信號可作為慢速設(shè)備的異步聯(lián)絡(luò)信號 ?CLK信號作為快速設(shè)備的同步時鐘信號 43 微處理器系統(tǒng)結(jié)構(gòu)與嵌入式系統(tǒng)設(shè)計 總線標準 ? 總線標準包括： ?邏輯規(guī)范：邏輯信號電平 ?時序規(guī)范 ?電氣規(guī)范 ?機械規(guī)范 ?通信協(xié)議 44 微處理器系統(tǒng)結(jié)構(gòu)與嵌入式系統(tǒng)設(shè)計 SoC的片內(nèi)總線 ? 片上總線特點 ?簡單高效 ? 結(jié)構(gòu)簡單：占用較少的邏輯單元 ? 時序簡單：提供較高的速度 ? 接口簡單：降低 IP核連接的復(fù)雜性 ?靈活，具有可復(fù)用性 ? 地址 /數(shù)據(jù)寬度 可變、 互聯(lián)結(jié)構(gòu) 可變、 仲裁機制 可變 ?功耗低 ? 信號盡量不變、 單向信號線 功耗低、時序簡單 ? 片內(nèi)總線標準 ?ARM的 AMBA 、 IBM的 CoreConnect ?Silicore的 Wishbone、 Altera的 Avalon 45 微處理器系統(tǒng)結(jié)構(gòu)與嵌入式系統(tǒng)設(shè)計 ARM的 AMBA: Advanced Microcontroller Bus Architecture ? 先進 高性能總線 AHB （ Advanced Highperformance Bus） ? 適用于高性能和高吞吐設(shè)備之間的連接，如 CPU、 片上存儲器、 DMA設(shè)備、 DSP等 ? 先進 系統(tǒng)總線 ASB（ Advanced System Bus） ? 適用于高性能系統(tǒng)模塊。與 AHB的主要不同是讀寫數(shù)據(jù)采用了一條雙向數(shù)據(jù)總線 ? 先進 外設(shè)總線 APB（ Advanced Peripheral Bus） ? 適用于低功耗外部設(shè)備，經(jīng)優(yōu)化減少了功耗和接口復(fù)雜度 ? 適合較復(fù)雜的應(yīng)用，需要遵守較簡單的操作協(xié)議；擁有眾多的第三方支持 46 微處理器系統(tǒng)結(jié)構(gòu)與嵌入式系統(tǒng)設(shè)計 AMBA總線 47 微處理器系統(tǒng)結(jié)構(gòu)與嵌入式系統(tǒng)設(shè)計 高性能 ARM核 高性能片上 RAM 高性能 DMAC核 高帶寬片外存儲器接口 橋 鍵盤 UART Timer PIO AHB or ASB APB 48 微處理器系統(tǒng)結(jié)構(gòu)與嵌入式系統(tǒng)設(shè)計 IBM CoreConnect ? 處理器 局部總線 PLB（ Processor Local Bus） ? 高帶寬、低延遲、高性能 ? 連接高速 CPU核、高速 MEM控制器、高速 DMAC等高性能設(shè)備 ? 片內(nèi)的 外設(shè)總線 OPB（ Onchip Peripheral Bus） ? 連接低性能設(shè)備，減少其對 PLB的性能影響 ? 通過 OPB橋?qū)崿F(xiàn) PLB主設(shè)備和 OPB從設(shè)備的數(shù)據(jù)傳輸 ? 設(shè)備 控制寄存器總線 DCR（ Device Control Register） ? 用于配置 PLB設(shè)備和 OPB設(shè)備的狀態(tài)寄存器和控制寄存器 ? 減輕 PLB總線在低性能狀態(tài)下的負荷 ? 方案完整，但一般用于高性能系統(tǒng)設(shè)計中（如工作站），不太適合簡單的嵌入式系統(tǒng)應(yīng)用 49 微處理器系統(tǒng)結(jié)構(gòu)與嵌入式系統(tǒng)設(shè)計 CoreConnect總線結(jié)構(gòu)框圖 Embedded System 高性能 CPU核 高速 存儲器 仲裁 DMAC 核 外部總線結(jié)構(gòu) 接口 OPB 橋 Keyboard UART Timer PIO PLB OPB DCR 50 微處理器系統(tǒng)結(jié)構(gòu)與嵌入式系統(tǒng)設(shè)計 Silicore的 Wishbone ? 定義了一條高速總線的 信號和總線周期 。在復(fù)雜系統(tǒng)中可采用兩條 Wishbone總線分別連接高速和低速設(shè)備，兩條總線之間的接口簡單 ? 提供了 4種互連方式 ：兩個 IP核的點到點連接；多個串行 IP核的數(shù)據(jù)流連接；多個 IP核的共享總線連接、高吞吐量的交叉開關(guān) ? 完全免費，開發(fā)性強；結(jié)構(gòu)簡單、互連靈活；通常應(yīng)用于簡單的嵌入式控制器和一些高速系統(tǒng)中，但對高性能系統(tǒng)的支持不夠 51 微處理器系統(tǒng)結(jié)構(gòu)與嵌入式系統(tǒng)設(shè)計 Altera的 Avalon ? 主要用于 Altera公司的 NIOS軟核 系統(tǒng)中實現(xiàn)SOPC ? 規(guī)定了 主設(shè)備和從設(shè)備 之間進行連接的端口和通信時序，配置簡單，可由 EDA工具（ SOPC Builder）快速生成 ? 采用 從設(shè)備仲裁 技術(shù)，允許多個主設(shè)備真正同步操作，優(yōu)化了數(shù)據(jù)流，提高了系 統(tǒng)的吞吐量 52 微處理器系統(tǒng)結(jié)構(gòu)與嵌入式系統(tǒng)設(shè)計 Avalon的交換式總線結(jié)構(gòu) 53 微處理器系統(tǒng)結(jié)構(gòu)與嵌入式系統(tǒng)設(shè)計 AMBA總線 ? AMBA總線規(guī)范是由 ARM公司推出的一種用于高性能嵌入式微處理器設(shè)計的片上總線標準，由于 AMBA總線的開放性和其本身的高性能，以及由于 ARM處理器的廣泛應(yīng)用，AMBA已成為 SOC設(shè)計中使用最廣泛的總線標準。 ? 目前 AMBA 總線規(guī)范的版本為 ，它定義了三組不同的總線： AMBA高性能總線 AHB， AMBA高性能系統(tǒng)總線 ASB和AMBA 高性能外設(shè)總線 APB。 ? AHB作為高性能的系統(tǒng)中樞總線驅(qū)動速度較快的設(shè)備，支持突發(fā)模式的數(shù)據(jù)傳送和事務(wù)分隔，并支持流水線操作。 ? APB則是作為傳送速度較低的外圍設(shè)備總線，驅(qū)動速度較慢的設(shè)備。 54 微處理器系統(tǒng)結(jié)構(gòu)與嵌入式系統(tǒng)設(shè)計 ARM 處理器核 寬帶片上 RAM DMA 控制器 寬帶外部 RAM接口 橋 UART PIO 定時器 鍵盤控制器 AHB或 ASB總線 APB總線 AHB的特性 ： 單個時鐘邊沿操作； 非三態(tài)的實現(xiàn)方式； 支持突發(fā)傳輸； 支持分段傳輸； 支持多個主控制器（最多 16個模塊）； 可配置 32位～ 128位總線寬度； 支持字節(jié)、半字和字的傳輸。 典型的 AMBA構(gòu)架 55 微處理器系統(tǒng)結(jié)構(gòu)與嵌入式系統(tǒng)設(shè)計 AHB總線的接口信號 ? AHB 系統(tǒng)由主模塊 (Master)、從模塊 (Slave)和基礎(chǔ)結(jié)構(gòu)(Infrastructure)3部分組成，整個 AHB總線上的傳輸都是由主模塊發(fā)出，由從模塊負責回應(yīng)?；A(chǔ)結(jié)構(gòu)則由仲裁器 (arbiter)、主模塊到從模塊的多路器、從模塊到主模塊的多路器 、譯碼器、虛擬從模塊、虛擬主模塊等組成。 AHB總線的接口信號 時鐘信號 仲裁信號 地址信號 控制信號 寫數(shù)據(jù) 讀數(shù)據(jù) 響應(yīng)信號 除了時鐘與仲裁信號之外，其余的信號皆通過多路器傳送。 56 微處理器系統(tǒng)結(jié)構(gòu)與嵌入式系統(tǒng)設(shè)計 AHB總線的互連 57 微處理器系統(tǒng)結(jié)構(gòu)與嵌入式系統(tǒng)設(shè)計 AHB總線主模塊接口 58 微處理器系統(tǒng)結(jié)構(gòu)與嵌入式系統(tǒng)設(shè)計 AHB總線從模塊接口 59 微處理器系統(tǒng)結(jié)構(gòu)與嵌入式系統(tǒng)設(shè)計 AHB總線仲裁器接口 60 微處理器系統(tǒng)結(jié)構(gòu)與嵌入式系統(tǒng)設(shè)計 AHB基本傳輸 ? 在 AHB總線上，一次完整的傳輸可以分成兩個階段：地址傳送階段與數(shù)據(jù)傳送階段。地址傳送階段傳送的是地址與控制信號，這個階段只持續(xù)一個時鐘周期，在 H