【正文】 2023年 2月 27日星期一 3時(shí) 54分 7秒 03:54:0727 February 2023 ? 1一個(gè)人即使已登上頂峰，也仍要自強(qiáng)不息。 2023年 2月 27日星期一 上午 3時(shí) 54分 7秒 03:54: ? 1最具挑戰(zhàn)性的挑戰(zhàn)莫過于提升自我。勝人者有力，自勝者強(qiáng)。 :54:0703:54Feb2327Feb23 ? 1越是無能的人，越喜歡挑剔別人的錯(cuò)兒。 , February 27, 2023 ? 閱讀一切好書如同和過去最杰出的人談話。 2023年 2月 27日星期一 3時(shí) 54分 7秒 03:54:0727 February 2023 ? 1空山新雨后，天氣晚來秋。 。 :54:0703:54:07February 27, 2023 ? 1意志堅(jiān)強(qiáng)的人能把世界放在手中像泥塊一樣任意揉捏。 :54:0703:54Feb2327Feb23 ? 1世間成事，不求其絕對(duì)圓滿，留一份不足，可得無限完美。 , February 27, 2023 ? 很多事情努力了未必有結(jié)果，但是不努力卻什么改變也沒有。 2023年 2月 27日星期一 3時(shí) 54分 7秒 03:54:0727 February 2023 ? 1做前，能夠環(huán)視四周；做時(shí)，你只能或者最好沿著以腳為起點(diǎn)的射線向前。 。 :54:0703:54:07February 27, 2023 ? 1他鄉(xiāng)生白發(fā)，舊國見青山。 :54:0703:54Feb2327Feb23 ? 1故人江海別，幾度隔山川。 , February 27, 2023 ? 雨中黃葉樹，燈下白頭人。 APB橋的功能 70 微處理器系統(tǒng)結(jié)構(gòu)與嵌入式系統(tǒng)設(shè)計(jì) 總線設(shè)計(jì)要素 ? 信號(hào)線類型 ? 專用信號(hào)線 ? 復(fù)用信號(hào)線 ? 總線仲裁方法 ? 集中仲裁 ? 分布仲裁 ? 總線定時(shí)方法 ? 同步 ? 異步 ? 總線寬度 ? 地址總線寬度 ? 數(shù)據(jù)總線寬度 ? 數(shù)據(jù)傳輸類型 ? 讀 /寫 /讀 修改 寫 /寫后讀 /塊傳輸（聯(lián)系傳輸） 71 微處理器系統(tǒng)結(jié)構(gòu)與嵌入式系統(tǒng)設(shè)計(jì) PCI總線 ? Peripheral Component Interconnect，外部設(shè)備互連總線，在 CPU與外設(shè)之間提供了一條獨(dú)立的數(shù)據(jù)通道，使得每種設(shè)備都能直接與 CPU聯(lián)系，支持即插即用 ? PCI總線信號(hào) ?必備的 PCI總線信號(hào)包括地址信號(hào)、數(shù)據(jù)信號(hào)、接口控制信號(hào)、錯(cuò)誤報(bào)告信號(hào)、仲裁信號(hào)和系統(tǒng)信號(hào) ?可選的 PCI總線信號(hào)包括 64位總線擴(kuò)展信號(hào)、接口控制信號(hào)、中斷信號(hào)、 Cache支持信號(hào)和邊界掃描信號(hào) 72 微處理器系統(tǒng)結(jié)構(gòu)與嵌入式系統(tǒng)設(shè)計(jì) PCI總線架構(gòu) ? PCI總線是多層次總線 73 微處理器系統(tǒng)結(jié)構(gòu)與嵌入式系統(tǒng)設(shè)計(jì) PCI總線插座示意圖 ? 根據(jù)電源電壓和位數(shù)不同分為 4種 ? 長插槽 188針，短插槽 124針 74 微處理器系統(tǒng)結(jié)構(gòu)與嵌入式系統(tǒng)設(shè)計(jì) PCI插槽實(shí)物照片 75 微處理器系統(tǒng)結(jié)構(gòu)與嵌入式系統(tǒng)設(shè)計(jì) PCI總線信號(hào) 76 微處理器系統(tǒng)結(jié)構(gòu)與嵌入式系統(tǒng)設(shè)計(jì) 必備的 PCI總線信號(hào) ? 地址和數(shù)據(jù)信號(hào) ? AD[31:0]，雙向三態(tài) ? C/BE[3:0]，雙向三態(tài)，低有效 ? PAR，奇偶校驗(yàn)信號(hào)，雙向三態(tài) ? 接口控制信號(hào) ? FRAME，幀周期信號(hào)，低電平有效 ? IRDY，主設(shè)備準(zhǔn)備好信號(hào)，低電平有效 ? TRDY，從設(shè)備準(zhǔn)備好信號(hào)，低電平有效 ? STOP，從設(shè)備要求主設(shè)備停止當(dāng)前數(shù)據(jù)傳輸，低電平有效 ? IDSEL，初始化設(shè)備選擇，輸入 ? DEVSEL，設(shè)備選擇信號(hào)，低電平有效 77 微處理器系統(tǒng)結(jié)構(gòu)與嵌入式系統(tǒng)設(shè)計(jì) 必備的 PCI總線信號(hào)（續(xù)） ? 錯(cuò)誤報(bào)告信號(hào) ?PERR，報(bào)告數(shù)據(jù)奇偶檢驗(yàn)錯(cuò)，低電平有效 ?SERR，系統(tǒng)出錯(cuò)信號(hào)，低電平有效 ? 仲裁信號(hào) ?REQ，總線占用請(qǐng)求信號(hào)，雙向三態(tài)，低有效 ?GNT，總線占用允許信號(hào)，雙向單臺(tái)，低有效 ? 系統(tǒng)信號(hào) ?CLK：時(shí)鐘，輸入 ?RST，復(fù)位，輸入 78 微處理器系統(tǒng)結(jié)構(gòu)與嵌入式系統(tǒng)設(shè)計(jì) 可選的 PCI總線信號(hào) ? 64位總線擴(kuò)展信號(hào) ? AD[64:32]，雙向三態(tài) ? C/BE[7:4]，雙向三態(tài)，低電平有效 ? REQ64， 64傳輸請(qǐng)求，低電平有效 ? ACK64，表示從設(shè)備將用 64位傳輸，低電平有效 ? PAR64，奇偶雙字節(jié)校驗(yàn)，雙向三態(tài)，低電平有效 ? 接口控制信號(hào) ? LOCK，鎖定信號(hào)，低電平有效 ? 中斷信號(hào) ? INTA/INTB/INTC/INTD，中斷信號(hào)，低電平有效，漏極開路 79 微處理器系統(tǒng)結(jié)構(gòu)與嵌入式系統(tǒng)設(shè)計(jì) 可選的 PCI總線信號(hào)（續(xù)） ? Cache支持信號(hào) ? SBO，試探返回信號(hào)，低電平有效，輸入或輸出 ? SDONE，表示命中一個(gè)緩沖行，輸入或輸出。 ?讀傳時(shí)驅(qū)動(dòng) APB數(shù)據(jù)到系統(tǒng)總線上 。 68 微處理器系統(tǒng)結(jié)構(gòu)與嵌入式系統(tǒng)設(shè)計(jì) APB橋的傳輸過程 69 微處理器系統(tǒng)結(jié)構(gòu)與嵌入式系統(tǒng)設(shè)計(jì) ?鎖存地址并在整個(gè)傳輸過程中保持其有效 ， 直到數(shù)據(jù)傳送完成 。 另外， APB 橋也是在更 高層次系統(tǒng) 總線上的一 個(gè)從模塊。 61 微處理器系統(tǒng)結(jié)構(gòu)與嵌入式系統(tǒng)設(shè)計(jì) AHB基本傳輸過程 62 微處理器系統(tǒng)結(jié)構(gòu)與嵌入式系統(tǒng)設(shè)計(jì) AHB總線流水線操 63 微處理器系統(tǒng)結(jié)構(gòu)與嵌入式系統(tǒng)設(shè)計(jì) APB總線 APB從單元的接口信號(hào) APB主要 用于低帶 寬的周邊 外設(shè)之間 的連接 在 APB里面唯一的主模塊就是與 AHB總線相接的 APB 橋。 ? 數(shù)據(jù)傳送階段傳送的是讀或?qū)懙臄?shù)據(jù)和響應(yīng)信號(hào)，這一階段可以持續(xù)一個(gè)或幾個(gè)時(shí)鐘周期。 56 微處理器系統(tǒng)結(jié)構(gòu)與嵌入式系統(tǒng)設(shè)計(jì) AHB總線的互連 57 微處理器系統(tǒng)結(jié)構(gòu)與嵌入式系統(tǒng)設(shè)計(jì) AHB總線主模塊接口 58 微處理器系統(tǒng)結(jié)構(gòu)與嵌入式系統(tǒng)設(shè)計(jì) AHB總線從模塊接口 59 微處理器系統(tǒng)結(jié)構(gòu)與嵌入式系統(tǒng)設(shè)計(jì) AHB總線仲裁器接口 60 微處理器系統(tǒng)結(jié)構(gòu)與嵌入式系統(tǒng)設(shè)計(jì) AHB基本傳輸 ? 在 AHB總線上，一次完整的傳輸可以分成兩個(gè)階段：地址傳送階段與數(shù)據(jù)傳送階段。基礎(chǔ)結(jié)構(gòu)則由仲裁器 (arbiter)、主模塊到從模塊的多路器、從模塊到主模塊的多路器 、譯碼器、虛擬從模塊、虛擬主模塊等組成。 54 微處理器系統(tǒng)結(jié)構(gòu)與嵌入式系統(tǒng)設(shè)計(jì) ARM 處理器核 寬帶片上 RAM DMA 控制器 寬帶外部 RAM接口 橋 UART PIO 定時(shí)器 鍵盤控制器 AHB或 ASB總線 APB總線 AHB的特性 ： 單個(gè)時(shí)鐘邊沿操作； 非三態(tài)的實(shí)現(xiàn)方式； 支持突發(fā)傳輸； 支持分段傳輸； 支持多個(gè)主控制器（最多 16個(gè)模塊）； 可配置 32位～ 128位總線寬度； 支持字節(jié)、半字和字的傳輸。 ? AHB作為高性能的系統(tǒng)中樞總線驅(qū)動(dòng)速度較快的設(shè)備，支持突發(fā)模式的數(shù)據(jù)傳送和事務(wù)分隔，并支持流水線操作。在復(fù)雜系統(tǒng)中可采用兩條 Wishbone總線分別連接高速和低速設(shè)備，兩條總線之間的接口簡單 ? 提供了 4種互連方式 ：兩個(gè) IP核的點(diǎn)到點(diǎn)連接；多個(gè)串行 IP核的數(shù)據(jù)流連接；多個(gè) IP核的共享總線連接、高吞吐量的交叉開關(guān) ? 完全免費(fèi)，開發(fā)性強(qiáng)；結(jié)構(gòu)簡單、互連靈活；通常應(yīng)用于簡單的嵌入式控制器和一些高速系統(tǒng)中，但對(duì)高性能系統(tǒng)的支持不夠 51 微處理器系統(tǒng)結(jié)構(gòu)與嵌入式系統(tǒng)設(shè)計(jì) Altera的 Avalon ? 主要用于 Altera公司的 NIOS軟核 系統(tǒng)中實(shí)現(xiàn)SOPC ? 規(guī)定了 主設(shè)備和從設(shè)備 之間進(jìn)行連接的端口和通信時(shí)序，配置簡單，可由 EDA工具（ SOPC Builder）快速生成 ? 采用 從設(shè)備仲裁 技術(shù)，允許多個(gè)主設(shè)備真正同步操作，優(yōu)化了數(shù)據(jù)流，提高了系 統(tǒng)的吞吐量 52 微處理器系統(tǒng)結(jié)構(gòu)與嵌入式系統(tǒng)設(shè)計(jì) Avalon的交換式總線結(jié)構(gòu) 53 微處