【文章內(nèi)容簡(jiǎn)介】 INTEGER)類型：正整數(shù)、負(fù)整數(shù)和零。u32位，最大取值范圍： 231～ 231uVHDL仿真器 —— 有符號(hào)處理； uVHDL綜合器 —— 有符號(hào)處理。n 自然數(shù) (NATURAL)和正整數(shù) (POSITIVE)數(shù)據(jù)類型uSUBTYPE NATURAL IS INTEGER RANGE 0 TO INTEGER’HIGH。uSUBTYPE POSITIVE IS INTEGER RANGE 1 TO INTEGER’HIGH。n 實(shí)數(shù) (REAL)數(shù)據(jù)類型 :有正負(fù)，有小數(shù)點(diǎn)。uTYPE REAL IS RANGE +38 TO ++38。數(shù)據(jù)類型 /VHDL預(yù)定義數(shù)據(jù)類型n 字符串 (STRING)數(shù)據(jù)類型n 時(shí)間 (TIME)數(shù)據(jù)類型 —— 物理類型u物理單位定義格式：TYPE 物理類型名 IS 范圍；UNITS 基本單位；單位；END UNITS。n 錯(cuò)誤等級(jí)類型數(shù)據(jù)類型 /IEEE預(yù)定義標(biāo)準(zhǔn)邏輯位與矢量n 在 IEEE庫(kù)的程序包 STD_LOGIC_1164中定義了兩個(gè)非常重要的數(shù)據(jù)類型。n 標(biāo)準(zhǔn)邏輯位 STD_LOGIC數(shù)據(jù)類型 —— 常用u預(yù)定義： TYPE STD_LOGIC IS(‘U’, ‘X’, ‘0’, ‘1’, ‘Z’, ‘W’, ‘L’, ‘H’, ‘’)?！?枚舉類型u‘U’初始值 ,‘X’不定 ,‘0’0,‘1’1,‘Z’高阻 ,‘W’ 弱信號(hào)不定 ,‘L’弱信號(hào) 0,‘H’弱信號(hào) 1,‘’不可能情況。 u程序包 STD_LOGIC_1164中定義了 STD_LOGIC型邏輯運(yùn)算符 AND、 NAND、 OR、 NOR和 NOT的重載函數(shù)，以及用于 BIT與 STD_LOGIC相互轉(zhuǎn)換的函數(shù)。n 標(biāo)準(zhǔn)邏輯矢量 STD_LOGIC_VECTOR數(shù)據(jù)類型 —— 常用u預(yù)定義： TYPE STD_LOGIC_VECTOR IS ARRAY(NATURAL RANGE )OF STD_LOGIC。u同位寬、同數(shù)據(jù)類型的矢量間才能相互賦值。數(shù)據(jù)類型 /其它預(yù)定義標(biāo)準(zhǔn)數(shù)據(jù)類型n 在 IEEE庫(kù)的程序包 STD_LOGIC_ARITH中定義了另三種數(shù)據(jù)類型。n 無(wú)符號(hào) (UNSIGNED)型：用于無(wú)符號(hào)數(shù)運(yùn)算u預(yù)定義： TYPE UNSIGNED IS ARRAY(NATRUAL RANGE )OF STD_LOGIC。u例如： VARIABLE A:UNSIGNED(0 TO 8)。n 有符號(hào) (SIGNED)型：用于有符號(hào)數(shù)運(yùn)算u預(yù)定義： TYPE SIGNED IS ARRAY(NATRUAL RANGE )OF STD_LOGIC。u例如： VARIABLE A:SIGNED(0 TO 8)。A(0)是符號(hào)位n 小整型 (SMALL_INT)u預(yù)定義： TYPE SMALL_INT IS INTEGER RANGE 0 TO 1。數(shù)據(jù)類型 /用戶自定義數(shù)據(jù)類型n 用戶定義的數(shù)據(jù)類型的一般格式： uTYPE 數(shù)據(jù)類型名 IS 數(shù)據(jù)類型定義【 OF基本數(shù)據(jù)類型】；uSUBTYPE 子類型名 IS 基本數(shù)據(jù)類型 RANGE 約束范圍；n 枚舉（ ENUMERATED）類型u格式： TYPE 數(shù)據(jù)類型名 IS（元素，元素， … ）；u例： TYPE week IS(Sun,Mon,Tue,wed,Thu,Fri,Sat)；u例： TYPE STD_LOGIC IS (‘U’, ‘X’,’0’, ‘1’, ‘Z’, ‘W’, ‘L’, ‘H’, ‘’)；n 整數(shù)（ INTEGER）類型u格式： TYPE 數(shù)據(jù)類型名 IS 數(shù)據(jù)類型定義 約束范圍u例： TYPE digit IS INTEGER RANGE 0 TO 9 數(shù)據(jù)類型 /用戶自定義數(shù)據(jù)類型n 實(shí)數(shù)（ REAL）類型u格式： TYPE 數(shù)據(jù)類型名 IS 數(shù)據(jù)類型定義 約束范圍u例： TYPE current IS REAL RANGE 1E4 TO 1E4 n 數(shù)組（ ARRAY）類型u格式： TYPE 數(shù)據(jù)類型名 IS　 ARRAY 范圍 OF 原數(shù)據(jù)類型名；u例： TYPE word IS ARRAY (1 TO 8) OF STD_LOGIC。n 時(shí)間（ TIME）類型u格式： TYPE　數(shù)據(jù)類型名 IS 范圍UNITS 基本單位 單位 。 END UNITS； 數(shù)據(jù)類型 /用戶自定義數(shù)據(jù)類型n 記錄（ RECODE）類型n 將不同的數(shù)據(jù)類型放在一塊，就是記錄類型數(shù)據(jù)。u格式： TYPE 數(shù)組類型名 IS RECORD元素名：數(shù)據(jù)類型名；元素名：數(shù)據(jù)類型名；…END RECORD； 數(shù)據(jù)類型 /數(shù)據(jù)類型轉(zhuǎn)換函數(shù) /程序包 說(shuō)明STD_LOGIC_1164包 TO_STDLOGICVECTOR(A) 由 BIT_VECTOR轉(zhuǎn)換成 STD_LOGIC_VECTORTO_BITVECTOR(A) 由 STD_LOGIC_VECTOR轉(zhuǎn)換成 BIT_VECTOR TO_LOGIC(A) 由 BIT轉(zhuǎn)換成 STD_LOGICTO_BIT(A) 由 STD_LOGIC轉(zhuǎn)換成 BIT STD_LOGIC_ARITH包CONV_STD_LOGIC_VECTOR(A,位長(zhǎng) ) 由 INTEGER,UNSIGNED和 SIGNED轉(zhuǎn)換成STD_LOGIC_VECTOR CONV_INTEGER(A) 由 UNSIGNED和 SIGNED轉(zhuǎn)換成 INTEGER STD_LOGIC_UNSIGNED包 CONV_INTEGER(A) STD_LOGIC_VECTOR轉(zhuǎn)換成 INTEGER 運(yùn)算符優(yōu)先級(jí) 類型 運(yùn)算符 說(shuō)明 運(yùn)算符 說(shuō)明低 邏輯 AND 與 NOR 或非OR 或 XOR 異或NAND 與非 XNOR 同或關(guān)系 = 等于 = 小于等于/= 不等于 大于 小于 = 大于等于加減 + 加法 減法并置 并置符號(hào) + 正號(hào) 負(fù)號(hào)乘法 * 乘法 / 除法MOD 求模 REM 求余其它 ** 指數(shù) ABS 絕對(duì)值NOT 非 SLL 邏輯左移SRL 邏輯右移 SLA 算術(shù)左移高 SRA 算術(shù)右移 ROL 循環(huán)左移ROR 循環(huán)右移運(yùn)算符 /并置運(yùn)算符n —— 組合操作數(shù)構(gòu)建一個(gè)數(shù)組。操作數(shù)可以是數(shù)值型數(shù)據(jù)也可以是一個(gè)數(shù)組或一個(gè)數(shù)組元素，常用于字符串和位串的連接或數(shù)組的合并與修改。例如SIGNAL x1,x2:BIT_VECTOR(7 DOWNTO 0)。SIGNAL y1:BIT_VECTOR(3 DOWNTO 0)。SIGNAL y2:BIT。SIGNAL z1:BIT_VECTOR(15 DOWNTO 0)。SIGNAL z2:BIT_VECTOR(11 DOWNTO 0)。SIGNAL z3:BIT_VECTOR(8 DOWNTO 0)。z1=x1x2。z2=x2y1。z3=x2y2。運(yùn)算符 /移位運(yùn)算符n SLA—— 算術(shù)左移， SRA—— 算術(shù)右移u方法：空缺位用 當(dāng)前位 補(bǔ)充。u例如 :x=10101110； y1=x SLA 3； y2=x SRA 5。u結(jié)果： y1=01110000， y2=11111101。n SLL—— 邏輯左移， SRL—— 邏輯右移u方法：空缺位用 ‘0’補(bǔ)充。u例如 :x=10101110； y1=x SLL 3。y2=x SRL 5。u結(jié)果： y1=01110000， y2=00000101。n ROL—— 循環(huán)左移， ROR—— 循環(huán)右移u方法：空缺位用 移出位 補(bǔ)充。u例如 :x=10101110； y1=x ROL 3； y2=x ROR 5。u結(jié)果： y1=01110101， y2=01110101。三、順序語(yǔ)句賦值語(yǔ)句分支控制語(yǔ)句循環(huán)控制語(yǔ)句同步控制語(yǔ)句其它語(yǔ)句順序語(yǔ)句n 順序語(yǔ)句 —— 只能用在 進(jìn)程 和 子程序 中，它和其他高級(jí)語(yǔ)言一樣 ,其語(yǔ)句是按照語(yǔ)句的出現(xiàn)的順序加以執(zhí)行的。u進(jìn)程 語(yǔ)句本身是一個(gè)并行語(yǔ)句，但在進(jìn)程內(nèi)部的所有語(yǔ)句都是順序語(yǔ)句；u子程序 包括函數(shù)和過(guò)程，也是由一系列順序語(yǔ)句構(gòu)成。順序語(yǔ)句 /賦值語(yǔ)句n 信號(hào)賦值u目的信號(hào)量 =信號(hào)量表達(dá)式；n 變量賦值u目的變量 :=表達(dá)式；n 注意 ：在進(jìn)程內(nèi)，信號(hào)和變量具有根本的行為差別。u變量賦值立即生效；u信號(hào)賦值不能立即生效，直到相應(yīng)的進(jìn)程被掛起。順序語(yǔ)句 /分支控制語(yǔ)句n IF語(yǔ)句u簡(jiǎn)單 IF語(yǔ)句結(jié)構(gòu)l 格式：IF 條件 THEN順序執(zhí)行語(yǔ)句 END IF；l 例如： D觸發(fā)器LIBRARY IEEE。USE 。ENTITY D ISPORT(CP,D: IN STD_LOGIC。 Q: OUT STD_LOGIC)。END D。ARCHITECTURE ART OF D ISBEGINPROCESS (CP)BEGINIF CP‘EVENT AND CP=39。139。 THENQ = D。END IF。END PROCESS。END ART。順序語(yǔ)句 /分支控制語(yǔ)句 /IF語(yǔ)句n 雙路選擇結(jié)構(gòu)u格式：IF 條件 THEN順序執(zhí)行語(yǔ)句 1ELSE順序執(zhí)行語(yǔ)句 2END IF；u例如：二選一 LIBRARY IEEE。USE 。ENTITY mux21 ISPORT(d0,d1,sel :IN STD_LOGIC。 q: OUT STD_LOGIC)。END mux21。ARCHITECTURE art OF mux21 ISBEGINPROCESS(d0,d1,sel)BEGINIF sel=39。139。 THEN q=d1。 ELSE q=d0。END IF。END PROCESS。END art。順序語(yǔ)句 /分支控制語(yǔ)句 /IF語(yǔ)句n 多路選擇結(jié)構(gòu)n 格式：IF 條件 THEN順序執(zhí)行語(yǔ)句ELSIF 條件 THEN順序執(zhí)行語(yǔ)句…ELSIF 條件 THEN順序執(zhí)行語(yǔ)句ELSE順序執(zhí)行語(yǔ)句END IF；n 例如：四選一 LIBRARY IEEE。USE 。ENTITY MUX41 ISP