現(xiàn)代cmos工藝基本流程課件(編輯修改稿)
2025-02-07 17:18 本頁面
【文章內(nèi)容簡介】 – 用作晶體管的柵絕緣層49Silicon Substrate P+Silicon Epi Layer PP WellN WellPolysilicon多晶硅淀積? 多晶硅淀積– 厚度 150~300nm– 化學(xué)氣相淀積 (CVD)50Silicon Substrate P+Silicon Epi Layer PP WellN WellPhotoresistChannel LengthPolysilicon光刻膠成形? 光刻膠成形– 工藝中最關(guān)鍵的圖形轉(zhuǎn)移步驟– 柵長的精確性是晶體管開關(guān)速度的首要決定因素– 使用最先進(jìn)的曝光技術(shù) —— 深紫外光 (DUV)– 光刻膠厚度比其他步驟薄51Silicon Substrate P+Silicon Epi Layer PP WellN WellPhotoresistChannel Length多晶硅刻蝕? 多晶硅刻蝕– 基于氟的反應(yīng)離子刻蝕 (RIE)– 必須精確的從光刻膠得到多晶硅的形狀52Silicon Substrate P+Silicon Epi Layer PP WellN Well Gate Oxide Poly Gate Electrode除去光刻膠53Trench OxideN WellP WellCross SectionPolysilicon平面視圖? 完成柵極54Silicon Substrate P+Silicon Epi Layer PP WellN Well Gate Oxide Poly Gate Electrode Poly Reoxidation多晶硅氧化? 多晶硅氧化– 在多晶硅表面生長薄氧化層– 用于緩沖隔離多晶硅和后續(xù)步驟形成的Si3N455Silicon Substrate P+Silicon Epi Layer PP WellN WellPhotoresist光刻膠成形? 光刻膠成形– 用于控制 NMOS管的銜接注入56Silicon Substrate P+Silicon Epi Layer PP WellN WellPhotoresistArsenic () IonsN TipNMOS管銜接注入? NMOS管銜接注入– 低能量、淺深度、低摻雜的砷離子注入– 銜接注入用于削弱柵區(qū)的熱載流子效應(yīng)57Silicon Substrate P+Silicon Epi Layer PP WellN WellN Tip除去光刻膠58Silicon Substrate P+Silicon Epi Layer PP WellN WellPhotoresistN Tip光刻膠成形? 光刻膠成形– 用于控制 PMOS管的銜接注入59Silicon Substrate P+Silicon Epi Layer PP WellN WellPhotoresistBF2 (+) IonsN TipP Tip? PMOS管銜接注入– 低能量、淺深度、低摻雜的 BF2+離子注入– 銜接注入用于削弱柵區(qū)的熱載流子效應(yīng)PMOS管銜接注入60Silicon Substrate P+Silicon Epi Layer PP WellN WellN TipP Tip除去光刻膠61Silicon Substrate P+Silicon Epi Layer PP WellN WellSilicon NitrideThinner HereThicker HereN TipP TipP TipSi3N4淀積? Si3N4淀積– 厚度 120～ 180nm–CVD62Silicon Substrate P+Silicon Epi Layer PP WellN WellSpacer SidewallN TipP TipP TipSi3N4刻蝕? Si3N4刻蝕– 水平表面的薄層 Si3N4被刻蝕，留下隔離側(cè)墻– 側(cè)墻精確定位晶體管源區(qū)和漏區(qū)的離子注入–RIE63Silicon Substrate P+Silicon Epi Layer PP WellN WellPhotoresistN TipP Tip光刻膠成形? 光刻膠成形– 用于控制 NMOS管的源 /漏區(qū)注入64Silicon Substrate P+Silicon Epi Layer PP WellN WellPhotoresistArsenic () IonsN+ Drain N+ SourceP TipNMOS管源 /漏注入? NMOS管源 /漏注入– 淺深度、重?fù)诫s的砷離子注入，形成了重?fù)诫s的源 /漏區(qū)– 隔離側(cè)墻阻擋了柵區(qū)附近的注入65Silicon Substrate P+Silicon Epi Layer PP WellN WellN+ Drain N+ SourceP Tip除去光刻膠66Silicon Substrate P+Silicon Epi Layer PP WellN WellN+ Drain N+ SourcePhotoresistP Tip光刻膠成形? 光刻膠成形– 用于控制 PMOS管的源 /漏區(qū)注入67Silicon Substrate P+Silicon Epi Layer PP WellN WellBF2 (+) IonsPhotoresistN+ Drain N+ SourceP+ SourceP+ DrainPMOS管源 /漏注入? PMOS管源 /漏注入– 淺深度、重?fù)诫s的 BF2+離子注入，形成了重?fù)诫s的源 /漏區(qū)– 隔離側(cè)墻阻擋了柵區(qū)附近的注入68Silicon Substrate P+Silicon Epi Layer PP WellN WellN+ Drain N+ SourceP+ SourceP+ DrainLightly Doped “Tips”除去光刻膠和退火? 除去光刻膠和退火– 用 RTP工藝，消除雜質(zhì)在源 /漏區(qū)的遷移69Trench Oxide PolysiliconCross SectionN WellP WellN+ Source/DrainP+ Source/DrainSpacer平面視圖? 完成晶體管源 /漏極，電子器件形成70Silicon Substrate P+Silicon Epi Layer PP WellN WellN+ Drain N+ SourceP+ Drain P+ Source除去表面氧化物? 除去表面氧化物– 在 HF溶液中快速浸泡，使柵、源、漏區(qū)的 Si暴露出來71Silicon Substrate P+Silicon Epi Layer PP WellN WellN+ Drain N+ SourceP+ Drain P+ SourceTitaniumTi淀積? Ti淀積– 厚度 20~40nm– 濺射工藝–Ti淀積在整個晶圓表面72Silicon Substrate P+Silicon Epi Layer PP WellN WellN+ Drain N+ SourceP+ Drain P+ SourceTitanium SilicideUnreacted TitaniumTiSi2形成? TiSi2形成–RTP工藝， N2氣氛， 800℃–在 Ti和 Si接觸的區(qū)域，形成 TiSi2–其他區(qū)域的 Ti沒有變化–稱為自對準(zhǔn)硅化物工藝 (Salicide)73Silicon Substrate P+Silicon Epi Layer PP WellN WellN+ Drain N+ SourceP+ Drain P+ SourceTitanium SilicideTi刻蝕? Ti刻蝕–NH4OH+H2O2濕法刻蝕– 未參加反應(yīng)的 Ti被刻蝕–TiSi2保留下來，形成 Si和金屬之間的歐姆接觸74Silicon Substrate P+Silicon Epi Layer PP We
教學(xué)課件相關(guān)推薦
鄂ICP備17016276號-1