eda(設(shè)計流程)(編輯修改稿)
2025-02-01 21:43 本頁面
【文章內(nèi)容簡介】 定最后實現(xiàn)的硬件結(jié)構(gòu)參數(shù)，它的功能就是將軟件描述與給定的硬件結(jié)構(gòu)用某種網(wǎng)表文件的方式對應(yīng)起來，成為相應(yīng)的映射關(guān)系。 適配 適配器也稱結(jié)構(gòu)綜合器，它的功能是將由綜合器產(chǎn)生的網(wǎng)表文件配置于指定的目標器件中，使之產(chǎn)生最終的下載文件，如 JEDEC、 Jam格式的文件。適配所選定的目標器件(FPGA/CPLD芯片 )必須屬于原綜合器指定的目標器件系列。 邏輯綜合通過后必須利用適配器將綜合后網(wǎng)表文件針對某一具體的目標器件進行邏輯映射操作，其中包括底層器件配置、邏輯分割、邏輯優(yōu)化、邏輯布局布線操作；適配完成后可以利用適配所產(chǎn)生的仿真文件作精確的時序仿真，同時產(chǎn)生可用于編程的文件。 時序仿真與功能仿真時序仿真功能仿真 就是接近真實器件運行特性的仿真，仿真文件中已包含了器件硬件特性參數(shù)，因而，仿真精度高。 是直接
教學課件相關(guān)推薦
鄂ICP備17016276號-1