數(shù)字電子技術(shù)基礎(chǔ)第五版-第八章門電路(編輯修改稿)
2025-01-19 16:00 本頁面
【文章內(nèi)容簡介】 時序邏輯電路 還可便于對“ 與 或 ”輸出求反 《數(shù)字電子技術(shù)基礎(chǔ)》第五版 五 . 運算反饋結(jié)構(gòu) 時序邏輯電路 可產(chǎn)生 A、 B的十六種算術(shù)、邏輯運算 《數(shù)字電子技術(shù)基礎(chǔ)》第五版 PAL的應用舉例 《數(shù)字電子技術(shù)基礎(chǔ)》第五版 通用邏輯陣列 GAL 電路結(jié)構(gòu)形式 可編程“ 與 ”陣列 + 固定“或”陣列 + 可編程輸出電路 OLMC 編程單元 采用 E2CMOS 可改寫 《數(shù)字電子技術(shù)基礎(chǔ)》第五版 GAL16V8 《數(shù)字電子技術(shù)基礎(chǔ)》第五版 OLMC 數(shù)據(jù)選擇器 《數(shù)字電子技術(shù)基礎(chǔ)》第五版 GAL的輸入和輸出特性 GAL是一種較為理想的高輸入阻抗器件 《數(shù)字電子技術(shù)基礎(chǔ)》第五版 GAL輸出緩沖級 《數(shù)字電子技術(shù)基礎(chǔ)》第五版 可擦除的可編程邏輯陣列 EPLD 一、結(jié)構(gòu)特點 相當于 “與 或”陣列（ PAL） + OLMC 二、采用 EPROM工藝 集成度提高 《數(shù)字電子技術(shù)基礎(chǔ)》第五版 現(xiàn)場可編程門陣列 FPGA 一、基本結(jié)構(gòu) 1. IOB 2.
教學課件相關(guān)推薦
鄂ICP備17016276號-1