數(shù)字電子技術(shù)基礎(chǔ)第五版-第八章門電路(存儲(chǔ)版)
【正文】 LSI中用的邏輯圖符號(hào) 《數(shù)字電子技術(shù)基礎(chǔ)》第五版 現(xiàn)場可編程邏輯陣列 FPLA 組合電路和時(shí)序電路結(jié)構(gòu)的通用形式 A0~An1 W0 W(2n1) D0 Dm 《數(shù)字電子技術(shù)基礎(chǔ)》第五版 FPLA 組合電路和時(shí)序電路結(jié)構(gòu)的通用形式 可編程的“或”陣列可編程的“與”陣列?《數(shù)字電子技術(shù)基礎(chǔ)》第五版 PAL（ Programmable Array Logic） PAL的基本電路結(jié)構(gòu) 一、基本結(jié)構(gòu)形式 可編程“與”陣列 +固定“或”陣列 +輸出電路 最簡單的形式為： 二、編程單元 出廠時(shí)， 所有的交叉點(diǎn)均有熔絲 《數(shù)字電子技術(shù)基礎(chǔ)》第五版 PAL的輸出電路結(jié)構(gòu)和反饋形式 一 . 專用輸出結(jié)構(gòu) 用途：產(chǎn)生組合邏輯電路 《數(shù)字電子技術(shù)基礎(chǔ)》第五版 二 . 可編程輸入 /輸出結(jié)構(gòu) 用途：組合邏輯電路， 有三態(tài)控制可實(shí)現(xiàn)總線連接 可將輸出作輸入用 《數(shù)字電子技術(shù)基礎(chǔ)》第五版 三 . 寄存器輸出結(jié)構(gòu) 用途：產(chǎn)生時(shí)序邏輯電路 《數(shù)字電子技術(shù)基礎(chǔ)》第五版 四 . 異或輸出結(jié)構(gòu)
教學(xué)課件相關(guān)推薦
鄂ICP備17016276號(hào)-1