【文章內(nèi)容簡(jiǎn)介】 VT5進(jìn)入飽和狀態(tài)，輸出低電平 UOL=。 CD段是從 VT5開(kāi)始導(dǎo)通到飽和為止，電路完成了從關(guān)態(tài)向開(kāi)態(tài)的過(guò)渡，故 CD段又稱(chēng)為過(guò)渡區(qū)。 ④ CE段 —— 飽和區(qū)。輸出管 VT5進(jìn)入飽和狀態(tài)后，輸入電壓 ui再繼續(xù)增加，輸出電壓已不再變化，保持輸出為低電平。但電路內(nèi)部的工作狀態(tài)仍在繼續(xù)變化，隨著輸入電壓 ui的升高，多射極三極管的發(fā)射結(jié)逐漸由正偏轉(zhuǎn)入反偏，這時(shí) IR1全部流入三極管 VT2的基極， VT2進(jìn)入飽和狀態(tài)， uC2(uB3)下降到 1V，三極管 VT4截止。由于在 DE段三極管 VT VT5均處于飽和狀態(tài)，因此也稱(chēng)為飽和區(qū)。 TTL邏輯門(mén)電路 （ 2）關(guān)門(mén)電平、開(kāi)門(mén)電平、閾值電壓及噪聲容限 ① 關(guān)門(mén)電平和開(kāi)門(mén)電平。使電路的輸出電平達(dá)到標(biāo)準(zhǔn)高電平 USH時(shí)，所對(duì)應(yīng)的最大輸入低電平，稱(chēng)為關(guān)門(mén)電平，用 UOFF表示。顯然只有當(dāng) ui＜ UOFF時(shí)，輸出才是高電平 UOH。 使電路的輸出電平達(dá)到標(biāo)準(zhǔn)低電平 USL時(shí)，所對(duì)應(yīng)的最小輸入高電平稱(chēng)為開(kāi)門(mén)電平，用 UON表示。顯然只有當(dāng) ui＞ UON時(shí)，輸出才是低電平 UOL相當(dāng)于電壓傳輸特性曲線中 D點(diǎn)對(duì)應(yīng)的輸入電壓值。 ? 由于電壓傳輸特性曲線中對(duì)應(yīng) UOFF和 UON處是很陡的，因此，技術(shù)規(guī)范確定由“輸入低電平最大值 UiLmax”代替 UOFF，由“輸入高電平最小值 UiHmin”代替 UON。 ? 當(dāng) ui＜ UiLmax時(shí)電路處于關(guān)態(tài)，輸出高電平； 當(dāng) ui＞ UiHmin時(shí)電路處于開(kāi)態(tài)，輸出低電平。 TTL邏輯門(mén)電路 ② 閾值電壓 UT。從電壓傳輸特性看出 UOFF和 UON是很接近的。有時(shí)為了分析簡(jiǎn)單，常常把它們看做近似相等，并用“門(mén)坎電平”或“閾值電壓”即 UT表示。并定義為過(guò)渡區(qū)的中點(diǎn)所對(duì)應(yīng)的輸入電壓值。 ③ 噪聲容限 (Noise Margin)。在集成門(mén)電路中，經(jīng)常以噪聲容限的數(shù)值來(lái)定量地說(shuō)明門(mén)電路抗干擾能力的大小。由于輸入低電平和高電平的抗干擾能力不同，因此，有低電平噪聲容限 UNL和高電平噪聲容限UNH之分。 ? 當(dāng)輸入為低電平時(shí)，雖有外來(lái)正向干擾， 但只要不超過(guò) UOFF，電路的關(guān)態(tài)就不 會(huì)受到破壞，故 UNL=UOFFUSL ? 當(dāng)輸入為高電平時(shí)，加上外來(lái)干擾，只 要不低于 UON就不會(huì)破壞電路的開(kāi)態(tài)， 則 UNH=USHUON 圖 213 輸入端電阻 R的大小對(duì) 與非門(mén)工作狀態(tài)的影響 TTL邏輯門(mén)電路 （ 3）開(kāi)門(mén)電阻、關(guān)門(mén)電阻 ① 關(guān)門(mén)電阻 ROFF。與非門(mén)處于關(guān)態(tài)，輸出高電平時(shí)，輸入端所接電阻R的最大值稱(chēng)為關(guān)門(mén)電阻。 設(shè) UOFF=1V，并把 VCC=5V、 uBE1=、 R1=3kΩ代入上式，求得R≤，顯然，當(dāng) R≤， uR≤UOFF，電路處于關(guān)態(tài)，所以關(guān)門(mén)電阻 ROFF=。 ② 開(kāi)門(mén)電阻 RON。與非門(mén)處于開(kāi)態(tài)，輸出低電平時(shí)，輸入端所接電阻 R的最小值稱(chēng)為開(kāi)門(mén)電阻。 設(shè) UON=，并將 VCC=5V、 uBE1=、 R1=3kΩ代入上式，求得R≥2kΩ。顯然，當(dāng) R≥2kΩ時(shí)， uR≥UON，電路處于開(kāi)態(tài)，輸出低電平，所以開(kāi)門(mén)電阻 RON=2kΩ。 TTL邏輯門(mén)電路 3）與非門(mén)輸出、輸入端等效電路 （ 1）輸出端等效電路： ① 開(kāi)態(tài) TTL與非門(mén)輸出端等效電路 此時(shí)輸出管 VT5飽和，三極管 VT4截止。輸出電阻為輸出管 VT5，飽和電阻約為 10～ 20Ω，一般可忽略不計(jì)。因此， TTL的輸出可近似看做是內(nèi)阻 Ro=0、電壓為 效電源，其等效電路如圖 214（ a）所示。 ② 關(guān)態(tài) TTL與非門(mén)輸出端等效電路 此時(shí)輸出管 VT5截止，三極管 VT VT4導(dǎo)通。輸出可以近似看做是內(nèi)阻 Ro=100Ω、電壓為 電源，其等效電路如圖 214（ b）所示。 圖 214 TTL與非門(mén)輸出端等效電路 TTL邏輯門(mén)電路 （ 2）輸入端等效電路： ① 輸入為低電平時(shí)， TTL射極三極管的發(fā)射結(jié)為正偏，有電流流出發(fā)射極，如圖 215（ a）所示。 ② 輸入為高電平時(shí)， TTL射極三極管的發(fā)射結(jié)為反偏，近似無(wú)電流流出發(fā)射極，相當(dāng)于開(kāi)路，如圖 215（ b）所示。 圖 215 TTL與非門(mén)輸入端等效電路 TTL邏輯門(mén)電路 TTL與非門(mén)的主要參數(shù) 1．輸入特性及有關(guān)參數(shù) 所謂輸入特性是指門(mén)電路輸入電流和輸入電壓之間的關(guān)系。它反映電路對(duì)前級(jí)信號(hào)源的影響并關(guān)系到如何正確地進(jìn)行門(mén)電路之間以及門(mén)電路與其他電路之間的連接問(wèn)題。 1）輸入伏安特性 輸入電流以流入輸入端為正。 圖 216 TTL與非門(mén)的輸入伏安特性 TTL邏輯門(mén)電路 （ 1）輸入短路電流 IIS。 ui=0時(shí)的輸入電流稱(chēng)為輸入短路電流。 測(cè)試時(shí)，被測(cè)的輸入端接地，其他輸入端懸空。 IIS的典型值為 ，不得大于 。 （ 2）輸入漏電流 IIH。與非門(mén)一個(gè)輸入端為高電平，其余輸入端接地 時(shí)，流入高電平輸入端的電流稱(chēng)為輸入漏電流。 IIH的典型值為 10μA，不得超過(guò) 70μA。這個(gè)電流可包含兩部分：一是 VT1管 倒置狀態(tài)下的發(fā)射極電流；二是 VT1管各發(fā)射極之間的交叉漏 電流。 圖 217 IIS的計(jì)算 TTL邏輯門(mén)電路 2）輸入負(fù)載特性 當(dāng)輸入端對(duì)地接上電阻 Ri時(shí)， ui隨 Ri變化的關(guān)系。在具體使用門(mén)電路時(shí)，往往需要在輸入端與地之間或者輸入端與信號(hào)之間接入電阻 。 圖 218 TTL門(mén)電路輸入端接電阻時(shí)的等效電路 圖 219 TTL與非門(mén)的輸入負(fù)載特性 TTL邏輯門(mén)電路 2．輸出特性及有關(guān)參數(shù) 1）輸出高電平時(shí)的輸出特性 ? 當(dāng) iL＜ 5mA時(shí)， VT3， VT4管所組成的射極輸出器工作在放大區(qū)，其輸出電阻很小，隨著 iL增大， UOH基本上恒定。 ? 當(dāng) iL＞ 5mA以后， VT3管已深度飽和，則有 式中， UCES3在 VT3深飽和時(shí)，約為 。 上式說(shuō)明，當(dāng) iL＞ 5mA以后 UOH將隨 iL的 增加而呈線性下降。 圖 220 與非門(mén)輸出高電平時(shí)的輸出特性曲線 TTL邏輯門(mén)電路 2）輸出低電平時(shí)的輸出特性 因?yàn)?VT5管處于深度飽和狀態(tài)， c、 e間 的內(nèi)阻很小，一般只有十幾歐姆，所以當(dāng) iL 增加時(shí)， UOH上升得很慢，而且 UOH與 iL基本 上是線性關(guān)系。 3）有關(guān)參數(shù) （ 1）輸出高電平 UOH。當(dāng)輸入端中任何一個(gè)接低電平時(shí)，輸出均應(yīng)得到高電平。因?yàn)檫@個(gè)數(shù)據(jù)是在