【文章內容簡介】 有力的支持 。 第二節(jié) EDA 發(fā)展概況 電子設計技術的核心就是 EDA 技術， EDA 是指以計算機為工作臺，融合應用電子技術、計算機技術、智能化技術最新成果而研制成的電子 CAD 通用軟件包，主要能輔助進行三方面的設計工作，即 IC 設計、電子電路設計和 PCB設計。 EDA 技術已有 30 年的發(fā)展歷程，大致可分為 三個階段。 70 年代為計算機輔助設計 (CAD)階段，人們開始用計算機輔助進行 IC 版圖編輯、 PCB 布局布線，取代了手工操作。 80 年代為計算機輔助工程 (CAE)階段。與 CAD 相比，CAE 除了有純粹的圖形繪制功能外，又增加了電路功能設計和結構設計，并且通過電氣連接網(wǎng)絡表將兩者結合在一起，實現(xiàn)了工程設計。 CAE 的主要功能是：原理圖輸入，邏輯仿真，電路分析，自動布局布線， PCB 后分析。 90 年代為電子系統(tǒng)設計自動化 (EDA)階段。 中國 EDA 市場已漸趨成熟，不過大部分設計工程師面向的是 PC 主板和小型 ASIC 領域，僅有小部 分（約 11%）的設計人員開發(fā)復雜的片上系統(tǒng)器件。為了與臺灣和美國的設計工程師形成更有力的競爭，中國的設計隊伍有必要購入一些最新的 EDA 技術。 在信息通信領域，要優(yōu)先發(fā)展高速寬帶信息網(wǎng)、深亞微米集成電路、新型元器件、計算機及軟件技術、第三代移動通信技術、信息管理、信息安全技術，積極開拓以數(shù)字技術、網(wǎng)絡技術為基礎的新一代信息產(chǎn)品，發(fā)展新興產(chǎn)業(yè)，培育新的經(jīng)濟增長點。要大力推進制造業(yè)信息化，積極開展計算機輔助設計本科畢業(yè)設計（論文） 4 （ CAD）、計算機輔助工程（ CAE）、計算機輔助工藝（ CAPP）、計算機機輔助制造（ CAM）、產(chǎn)品數(shù)據(jù)管 理（ PDM）、制造資源計劃（ MRPII）及企業(yè)資源管理（ ERP）等。有條件的企業(yè)可開展 ―網(wǎng)絡制造 ‖，便于合作設計、合作制造，參與國內和國際競爭。開展 ―數(shù)控化 ‖工程和 ―數(shù)字化 ‖工程。自動化儀表的技術發(fā)展趨勢的測試技術、控制技術與計算機技術、通信技術進一步融合，形成測量、控制、通信與計算機（ M3C）結構。在 ASIC 和 PLD 設計方面，向超高速、高密度、低功耗、低電壓方向發(fā)展。外設技術與 EDA 工程相結合的市場前景看好，如組合超大屏幕的相關連接，多屏幕技術也有所發(fā)展。 中國自 1995 年以來加速開發(fā)半導體產(chǎn)業(yè)，先后建立 了幾所設計中心，推動系列設計活動以應對亞太地區(qū)其它 EDA 市場的競爭。 在 EDA 軟件開發(fā)方面，目前主要集中在美國。但各國也正在努力開發(fā)相應的工具。日本、韓國都有 ASIC 設計工具，但不對外開放 。中國華大集成電路設計中心，也提供 IC 設計軟件，但性能不是很強。相信在不久的將來會有更多更好的設計工具有各地開花并結果。據(jù)最新統(tǒng)計顯示，中國和印度正在成為電子設計自動化領域發(fā)展最快的兩個市場，年復合增長率分別達到了 50%和 30%。 EDA 技術發(fā)展迅猛，完全可以用日新月異來描述。 EDA 技術的應用廣泛，現(xiàn)在已涉及到 各行各業(yè)。 EDA 水平不斷提高，設計工具趨于完美的地步。 EDA市場日趨成熟，但我國的研發(fā)水平還很有限，需迎頭趕上。 可編程邏輯器件自 70 年代以來經(jīng)歷了 PAL， GALCPLD,FPGA 幾個發(fā)展階段，其中 CPLD/FPGA 高密度可編程邏輯器件，目前集成度已高達 200 萬門 /片，它將各模塊 ASC 集成度高的優(yōu)點和可編程邏輯器件設計生產(chǎn)方便的特點結合在一起，特別適合于樣品研制或小批量產(chǎn)品開發(fā)，使產(chǎn)品能以最快速度上市，而當市場擴大時，他可以很容易的轉換掩膜 ASIC 實現(xiàn)，因此開發(fā)風險也大為降低。 硬件描述語言（ HDL）是一種 用于設計硬件電子系統(tǒng)的計算機語言，他用軟件編程的方式來描述電子系統(tǒng)的邏輯功能、電路結構和鏈接形式，與傳統(tǒng)的門級描述方式相比，他更適合于大規(guī)模系統(tǒng)的設計。 例如一個 32 位的加法器，利用圖形輸入軟件需要輸入 500 至 1000 個門，而利用 VHDL 語言只需要書寫一行 A=B+C 即可。而且 VHDL 語言可讀性強，易于修改和發(fā)現(xiàn)錯誤。早期的硬件描述語言如 ABEL,HDL,AHDL,由不同的 EDA 廠商開發(fā)，互不兼容，而且不支持多層次設計，層次間翻譯工作要由人工完成。為了克服以上不足，1985 年，美國國防部正式推出了告訴集成電路 硬件描述語言 VHDL， 1987 年本科畢業(yè)設計（論文） 5 IEEE 采納 VHDL 為硬件描述語言標準（ IEEE STD1076）。 VHDL 是一種全方位的硬件描述語言，包括系統(tǒng)行為級。寄存器傳輸級和邏輯門多個設計層次，支持結構、數(shù)據(jù)流和行為三中描述形式的混合描述，因此 VHDL 幾乎覆蓋了以往各種硬件語言的功能，整個自頂向下或由下向上的電路設計過程都可以用 VHDL 來完成。 VHDL 還具有以下特點： 1VHDL 的寬范圍描述能力是他成為高層設計的核心，將設計人員的工作重心提高到了系統(tǒng)功能的實現(xiàn)與調試，而花較少的精力于物理實現(xiàn)。 VHDL 可以用簡潔明 確的代碼描述來進行復雜控制邏輯設計，靈活且方便，而且也便于設計結果的交流、保存和重用。 的設計不依賴于特定的器件，方便了工藝的轉換。 是一個標準語言，為眾多的 EDA 廠商支持，因此移植性好。傳統(tǒng)的硬件電路設計方法是采用自下而上的設計方法，即根據(jù)系統(tǒng)對硬件的要求，詳細編制技術規(guī)格書，并畫出系統(tǒng)控制流圖；然后根據(jù)技術規(guī)格書和系統(tǒng)控制流圖，對系統(tǒng)的功能進行細化，合理地劃分功能模塊，并畫出系統(tǒng)的功能框圖；接著就進行各功能模塊的細化和電路設計；各功能模塊電路設計、調試完成后，將各功能模塊的硬件電路連 接起來再進行系統(tǒng)的調試，最后完成整個系統(tǒng)的硬件設計。采用傳統(tǒng)方法設計數(shù)字系統(tǒng)，特別是當電路系統(tǒng)非常龐大時，設計者必須具備較好的設計經(jīng)驗，而且繁雜多樣的原理圖的閱讀和修改也給設計者帶來諸多的不便。為了提高開發(fā)的效率，增加已有開發(fā)成果的可繼承性以及縮短開發(fā)周期，各 ASIC 研制和生產(chǎn)廠家相繼開發(fā)了具有自己特色的電路硬件描述語言（ Hardware Description Language，簡稱 HDL）。但這些硬件描述語言差異很大，各自只能在自己的特定設計環(huán)境中使用，這給設計者之間的相互交流帶來了極大的困難。因此，開 發(fā)一種強大的、標準化的硬件描述語言作為可相互交流的設計環(huán)境已勢在必行。于是，美國于 1981 年提出了一種新的、標準化的 HDL，稱之為 VHSIC（ Very High Speed Integrated Circuit） Hardware Description Language，簡稱 VHDL。這是一種用形式化方法來描述數(shù)字電路和設計數(shù)字邏輯系統(tǒng)的語言。設計者可以利用這種語言來描述自己的設計思想，然后利用電子設計自動化工具進行仿真，再自動綜合到門電路，最后用 PLD 實現(xiàn)其功能。 覆蓋面廣，描述能力強，是一個多層次的硬 件描述語言。在 VHDL 語言中，設計的原始描述可以非常簡練，經(jīng)過層層加強后，最終可成為直接付諸生產(chǎn)的電路或版圖參數(shù)描述。 具有良好的可讀性，即容易被計算機接受，也容易被讀者理解。 使用期長，不會因工藝變化而使描述過時。因為 VHDL 的硬件描述與工藝無關，當工藝改變時，只需修改相應程序中的屬性參數(shù)即可。 本科畢業(yè)設計（論文） 6 支持大規(guī)模設計的分解和已有設計的再利用。一個大規(guī)模的設計不可能由一個人獨立完成，必須由多人共同承擔， VHDL 為設計的分解和設計的再利用提供了有力的支持。 當電路系統(tǒng)采用 VHDL 語言設計其硬件時，與傳統(tǒng)的電路設計方 法相比較，具有如下的特點：即從系統(tǒng)總體要求出發(fā)，自上而下地逐步將設計的內容細化，最后完成系統(tǒng)硬件的整體設計。 在設計的過程中，對系統(tǒng)自上而下分成三個層次進行設計： 第一層次是行為描述。所謂行為描述，實質上就是對整個系統(tǒng)的數(shù)學模型的描述。一般來說，對系統(tǒng)進行行為描述的目的是試圖在系統(tǒng)設計的初始階段，通過對系統(tǒng)行為描述的仿真來發(fā)現(xiàn)設計中存在的問題。在行為描述階段，并不真正考慮其實際的操作和算法用何種方法來實現(xiàn)，而是考慮系統(tǒng)的結構及其工作的過程是否能到達系統(tǒng)設計的要 求。 第二層次是 RTL 方式描述。這一層次稱為寄存 器傳輸描述（又稱數(shù)據(jù)流描述）。如前所述，用行為方式描述的系統(tǒng)結構的程序，其抽象程度高，是很難直接映射到具體邏輯元件結構的。要想得到硬件的具體實現(xiàn)，必須將行為方式描述的 VHDL 語言程序改寫為 RTL 方式描述的 VHDL 語言程序。也就是說，系統(tǒng)采用 RTL 方式描述，才能導出系統(tǒng)的邏輯表達式，才能進行邏輯綜合。 第三層次是邏輯綜合。即利用邏輯綜合工具，將 RTL 方式描述的程序轉換成用基本邏輯元件表示的文件（門級網(wǎng)絡表）。此時，如果需要，可將邏輯綜合的結果以邏輯原理圖的方式輸出。此后可對綜合的結果在門電路級上進行仿真，并檢 查其時序關系。應用邏輯綜合工具產(chǎn)生的門網(wǎng)絡表，將其轉換成PLD 的編程碼，即可利用 PLD 實現(xiàn)硬件電路的設計。 由自上而下的設計過程可知，從總體行為設計開始到最終的邏輯綜合，每一步都要進行仿真檢查，這樣有利于盡早發(fā)現(xiàn)設計中存在的問題，從而可以大大縮短系統(tǒng)的設計周期。 由于目前眾多制造 PLD 芯片的廠家，其工具軟件均支持 VHDL 語言的編程。所以利用 VHDL 語言設計數(shù)字系統(tǒng)時，可以根據(jù)硬件電路的設計需要，自行利用 PLD 設計自用的 ASIC 芯片，而無須受通用元器件的限制。 一、 EDA 系統(tǒng)框架結構 EDA 系統(tǒng)框架結構（ FRAMEWORK）是一套配置和使用 EDA 軟件包的規(guī)范。目前主要的 EDA 系統(tǒng)都建立了框架結構，如 CADENCE 公司的 Design Framework， Mentor 公司的 Falcon Framework，而且這些框架結構都遵守國際本科畢業(yè)設計（論文） 7 ＣＦＩ組織制定的統(tǒng)一技術標準?？蚣芙Y構能將來自不同 EDA 廠商的工具軟件進行優(yōu)化組合，集成在一個易于管理的統(tǒng)一的環(huán)境之下，而且還支持任務之間、設計師之間以及整個產(chǎn)品開發(fā)過程中的信息傳輸與共享，是并行工程和自頂向下設計施的實現(xiàn)基礎。 EDA 技術的每一次進步，都引起了設計層次上的一次飛躍， 從設計層次上分， 70 年代為物理級設計（ CAD）， 80 年代為電路級設計（ CAE），９０年代進入到系統(tǒng)級設計（ EDA）。物理級設計主要指 IC 版圖設計，一般由半導體廠家完成，對電子工程師沒有太大的意義，因此本文重點介紹電路級設計和系統(tǒng)級設計。 仿真通過后，根據(jù)原理圖產(chǎn)生的電氣連接網(wǎng)絡表進行 PCB 板的自動布局布線。在制作 PCB 板之前還可以進行 PCB 后分析，其中包括熱分析、噪聲及竄擾分析、電磁兼容分析、可靠性分析等，并可將分析后的結果參數(shù)反標回電路圖，進行第二次仿真，也稱為后仿真。后仿真主要是檢驗 PCB 板在實際工作環(huán) 境中的可行性。由此可見，電路級的 EDA 技術使電子工程師在實際的電子系統(tǒng)產(chǎn)生前，就可以全面地了解系統(tǒng)的功能特性和物理特性，從而將開發(fā)風險消滅在設計階段，縮短了開發(fā)時間，降低了開發(fā)成本。 二、系統(tǒng)級設計 進 入 90 年代以來，電子信息類產(chǎn)品的開發(fā)明顯呈現(xiàn)兩個特點：一是產(chǎn)品復雜程度提高；二是產(chǎn)品上市時限緊迫。然而，電路級設計本質上是基于門級描述的單層次設計，設計的所有工作（包括設計 輸入 、仿真和分析、設計修改等）都是在基本邏輯門這一層次上進行的，顯然這種設計方法不能適應新的形勢，一種高層次的電子設計方法，也即系統(tǒng)級設 計方法，應運而生。高層次設計是一種 ―概念驅動式 ‖設計，設計人員無須通過原理圖描述電路，而是針對設計目標進行功能描述。由于擺脫了電路細節(jié)的束縛，設計人員可以把精力集中于創(chuàng)造性的方案與概念的構思上，而且這些概念構思以高層次描述的形式輸人計算機， EDA 系統(tǒng)就能以規(guī)則驅動的方式自動完成整個設計。這樣，新的概念就能迅速有效地成為產(chǎn)品，大大縮短了，產(chǎn)品的研制周期。不僅如此，高層次設計只是定義系統(tǒng)的行為特性，可以不涉及實現(xiàn)工藝，因此還可以在廠家綜合庫的支持下，利用綜合優(yōu)化工。 第三節(jié) EDA 技術基本特征 本科畢業(yè)設計（論文） 8 EDA 代表 了當今電子設計技術的最新發(fā)展方向，它的基本特征是：設計人員按照 ―自頂向下 ‖的設計方法，對整個系統(tǒng)進行方案設計和功能劃分，系統(tǒng)的關鍵電路用一片或幾片專用集成電路 (ASIC)實現(xiàn)，然后采用硬件描述語言(HDL)完成系統(tǒng)行為級設計，最后通過綜合器和適配器生成最終的目標器件。這樣的設計方法被稱為高層次的電子設計方法。下面介紹與 ESDA 基本特征有關的幾個概念。 一、 “自頂向下 ”的設計方法 10 年前，電子設計的基本思路還是選擇標準集成電路 ―自底向上 ‖的構造出一個新的系統(tǒng)，這樣的設計方法就如同一磚一瓦建造金字塔，不僅效 率低、成本高而且容易出錯。 高層次設計給我們提供了一種 ―自頂向下 ‖(Top–Down)的全新設計方法，這種設計方法首先從系統(tǒng)設計入手，在頂層進行功能方框圖的劃分和結構設計。在方框圖一級進行仿真、糾錯，并用硬件描述語言對高層次的系統(tǒng)行為進行描述，在系統(tǒng)一級進行驗證。然后用綜合優(yōu)化工具生成具體門電路的網(wǎng)表，其對應的物理實現(xiàn)級可以是印刷電路板或專用集成電路。由于設計的主要仿真和調試過程是在高層次上完成的，這一方面有利于早期發(fā)現(xiàn)結構設計上的錯誤，避免設計工作的浪費，同時也減少了邏輯功能仿真的工作量，