用powerpc860實現(xiàn)fpga配置(編輯修改稿)
2025-09-14 16:41 本頁面
【文章內(nèi)容簡介】 Data0(DIN)。其中nConfig用于使FPGA進行到下載狀態(tài)，nStatus時不否出現(xiàn)CRC校驗錯誤，Conf_Done用于表示下載完成，而DC1k的Data則是用于在下載時產(chǎn)生時鐘和數(shù)據(jù)位的。每一個CD1k時鐘周期寫入1個bit數(shù)據(jù)（括號中標注為Xilinx的FPGA對該功能的稱呼）。表1所列為下載信號定義。引 腳方向（對FPGA）說 明 Data0輸入數(shù)據(jù)引腳DClk輸入同步時鐘，由外部時鐘源或控制信號提供 NConfig輸入異步復位引腳，用于異步復位配置邏輯Conf_Done輸出配置狀態(tài) nStatus輸出下載狀態(tài) 引腳方向（對FPGA）說明 Data0 輸入 數(shù)據(jù)引腳 DClk 輸入 同步時鐘，由外部時鐘源或控制信號提供 NConfig 輸入 異步復位引腳，用于異步復位配置邏輯 Conf_Done 輸出 配置狀態(tài) nStatus 輸出 下載狀態(tài) 3 從串模式的配置信號和下載時序（1）啟動下載時序在nConfig引腳上產(chǎn)生1個超過2μs的低脈沖，等待nStatus回應1個低脈沖以及Conf_Done。變低。這時候表明FPGA已經(jīng)進入到了下載狀態(tài)，等待至少5μs以后就可以開始下載了。（2）下載時序從串下載模式的下載時序如圖1的所示。在Data0上逐
教學課件相關(guān)推薦
鄂ICP備17016276號-1