【文章內(nèi)容簡(jiǎn)介】 業(yè)設(shè)計(jì) 說明書（畢業(yè) 論文 ） 8 ? Steppingstone 被映射到 nGCS0 對(duì)應(yīng)的 BANK0 存儲(chǔ)空間。 ? CPU 在 Steppingstone 的 4KB 內(nèi)部緩沖器中開始執(zhí)行引導(dǎo)代碼。 注意： 在自動(dòng)導(dǎo)入模式下，不進(jìn)行 ECC 檢測(cè)。因此， Nand flash 的前 4KB 應(yīng)確保不能有位錯(cuò)誤（一 般 Nandflash 廠家都確保）。 （ 2） Nand FLASH 模式配置 ? 通過 NFCONF 寄存器配置 Nand flash； ? 寫 Nand flash 命令到 NFCMD 寄存器； ? 寫 Nand flash 地址到 NFADDR 寄存器； ? 在讀寫數(shù)據(jù)時(shí)，通過 NFSTAT 寄存器來獲得 Nand flash 的狀態(tài)信息。應(yīng)該在讀操作前或?qū)懭? 之后檢查 R/nB 信號(hào)（準(zhǔn)備好 /忙信號(hào)）。 ? 在讀寫操作后要查詢校驗(yàn)錯(cuò)誤代碼，對(duì)錯(cuò)誤進(jìn)行糾正。 （ 3）系統(tǒng)引導(dǎo)和 Nand FLASH 配置 ? OM[1:0] = 00b：使能 Nand flash 控制器自動(dòng)導(dǎo)入模式； OM[3： 0]為芯片引腳，設(shè)置引導(dǎo)模式、存儲(chǔ)器 bank0 的數(shù)據(jù)寬度、時(shí)鐘模式等。 OM[1:0] = 01b、 10b： bank0 數(shù)據(jù)寬度為 16 位、 32 位， OM[1:0]=11b：測(cè)試模式 ? Nand flash 的存儲(chǔ)頁面大小應(yīng)該為 512 字節(jié)。 ? NCON ： Nand flash 尋址步驟數(shù)選擇 0： 3步尋址； 1： 4 步尋址 (4)Nand Flash 操作的校驗(yàn)問題 S3C2410A在寫 /讀操作時(shí)，每 512字節(jié)數(shù)據(jù)自動(dòng)產(chǎn)生 3字節(jié)的 ECC奇偶代碼 (24位 )。 24位 ECC 奇偶代碼＝ 18 位行奇偶 ＋ 6 位列奇偶 ECC 產(chǎn)生模塊執(zhí)行以下步驟： 當(dāng) MCU 寫數(shù)據(jù)到 Nand 時(shí)， ECC 產(chǎn)生模塊生成 ECC 代碼。 當(dāng) MCU 從 Nand 讀數(shù)據(jù)時(shí)， ECC 產(chǎn)生模塊生成 ECC 代碼同時(shí)用戶程序?qū)⑺c先前寫入時(shí)產(chǎn) 生的 ECC 代碼比較。 JTAG調(diào)試接口模塊 JTAG(Joint Test Action Group,聯(lián)合測(cè)試行動(dòng)小組 )是一種國際標(biāo)準(zhǔn)測(cè)試協(xié)議，主要用于芯片內(nèi)部測(cè)試及對(duì)系統(tǒng)進(jìn)行仿真、調(diào)試。 JTAG 技術(shù)是一種嵌入式調(diào)試技術(shù)，它在芯片內(nèi)部封裝了專門的測(cè)試電路 TAP（ Test Access Port，測(cè)試訪問口），通過專用的JTAG 測(cè)試工具對(duì)內(nèi)部節(jié)點(diǎn)進(jìn)行調(diào)試。 一、 JTAG 接口主要結(jié)構(gòu) 內(nèi)蒙古 科技大學(xué)畢業(yè)設(shè)計(jì) 說明書（畢業(yè) 論文 ） 9 在硬件結(jié) 構(gòu)上， JTAG 接口包括兩部分： JTAG 端口和控制器。與 JTAG 接口兼容的器件可以是微處理器（ MPU）、微控制器（ MCU）、 PLD、 CPL、 FPGA、 ASIC 或者是其他符合IEEE 規(guī)范的芯片。 JTAG 接口主要包括四個(gè)引腳： TMS、 TCK、 TDI和 TDO 以及一個(gè)可選配的引腳 TRST，用于驅(qū)動(dòng)電路模塊和控制執(zhí)行規(guī)定操作。各引腳功能如下。 （ 1） TCK(Test Clock Input):JTAG 的測(cè)試時(shí)鐘，為 TAP 控制器和寄存器提供測(cè)試參考。在 TCK的同步作用下通過 TDI 和 TDO 引腳串行 移入或移出數(shù)據(jù)及指令。同時(shí)， TCK為 TAP 控制器提供時(shí)鐘。 （ 2） TMS： TAP 控制器的模式輸入信號(hào)。 TCK 的上升沿時(shí)刻 TMS 的狀態(tài)確定 TAP 控制器即將進(jìn)入的工作狀態(tài)。通常 TMS引腳具有內(nèi)部上拉電阻，以保證引腳在沒有驅(qū)動(dòng)時(shí)處于邏輯 1狀態(tài)。 （ 3） TDI： JTAG 指令和數(shù)據(jù)寄存器的串行數(shù)據(jù)輸入端。 TAP 控制器的當(dāng)前狀態(tài)及保存在指令寄存器中的具體指令決定對(duì)于一個(gè)特定的操作由 TDI 裝入哪個(gè)寄存器。在 TCK的上升沿時(shí)刻， TDI 引腳狀態(tài)被采樣，結(jié)果送到 JTAG 寄存器組。 （ 4） TDO:JTAG 指令和數(shù)據(jù)寄存器的串行數(shù) 據(jù)輸出端。 TAP 控制器的當(dāng)前狀態(tài)及保存在指令寄存器中的具體指令決定對(duì)于一個(gè)特定的操作那個(gè)寄存器的內(nèi)容送到 TDO 輸出。 （ 5） TAST:測(cè)試復(fù)位信號(hào)，低電平有效，為 TAP 控制器提供異步初始化信號(hào)。 二、 JTAG 接口定義 JTAG 接口的連接有兩個(gè)標(biāo)準(zhǔn)，即 14 針接口和 20針接口，接口形狀如下圖所示。 圖 4 JTAG 接口圖 其引腳定義如下： 表 1 JTAG 引 腳定義 序號(hào) 引 腳 定義 序號(hào) 引 腳 定義 內(nèi)蒙古 科技大學(xué)畢業(yè)設(shè)計(jì) 說明書（畢業(yè) 論文 ） 10 1 VDD33V 2 VDD33V 3 nTRST 4 GND 5 TDI 6 GND 7 TMS 8 GND 9 TCK 10 GND 11 下 拉 電阻 12 GND 13 TDO 14 GND 15 nRESET 16 GND 17 NC 18 GND 19 NC 20 GND UART通用異步串行接口 一、概述 S3C2410 的 UART（通用異步串行口）有三個(gè)獨(dú)立的異步串行 I/O 端口： UART0、 UARTUART2，每個(gè)串 口都可以在中斷和 DMA 兩種模式下進(jìn)行收發(fā)。 UART 支持的最高波特率達(dá)。 每個(gè) UART 包含：波特率發(fā)生器、接收器、發(fā)送器和控制單元。波特率發(fā)生器以 PCLK或 UCLK 為時(shí)鐘源。發(fā)送器和接收器各包含 1個(gè) 16 字節(jié)的 FIFO 寄存器和移位寄存器。 S3C2410 的 3 個(gè) UART 都有遵從 規(guī)范的紅外傳輸功能， UART0、 UART1 有完整的握手信號(hào)，可以連接 MODEM。 當(dāng)發(fā)送數(shù)據(jù)的時(shí)候，數(shù)據(jù)先寫到 FIFO 然后拷貝到發(fā)送移位寄存器，然后從數(shù)據(jù)輸出端口（ TxDn）依次被移位輸出。 被接收的數(shù)據(jù)也同樣從接收端口（ RxDn）移位輸入到移位寄存器，然后拷貝到 FIFO 中。 二、串行口結(jié)構(gòu)和工作原理 主要有 4 部分構(gòu)成：接收器、發(fā)送器、波特率發(fā)生器、控制邏輯等。 （ 1）串行口的操作 數(shù)據(jù)幀格式：可編程，包含 1 個(gè)開始位、 5 到 8 個(gè)數(shù)據(jù)位、 1 個(gè)可選的奇偶校驗(yàn)位、1個(gè)或 2 個(gè)停止位，通過線路控制器（ ULCONn）來設(shè)置。 發(fā)送中止信號(hào)：迫使串口輸出邏輯 0 ，這種狀態(tài)保持一個(gè)傳輸幀的時(shí)間長(zhǎng)度。通常在一幀傳輸數(shù)據(jù)完整地傳輸完之后，再通過這個(gè)全 0 狀態(tài)將中止信號(hào)發(fā)送給對(duì)方。中內(nèi)蒙古 科技大學(xué)畢業(yè)設(shè)計(jì) 說明書（畢業(yè) 論文 ） 11 止信號(hào)發(fā)送之后，傳送數(shù) 據(jù)連續(xù)放到 FIFO 中（在不使用 FIFO 模式下，將被放到輸出保持寄存器）。 接收器具有錯(cuò)誤檢測(cè)功能：可以檢測(cè)出溢出錯(cuò)誤，奇偶校驗(yàn)錯(cuò)誤，幀錯(cuò)誤和中止?fàn)顩r，每種情況下都會(huì)將一個(gè)錯(cuò)誤標(biāo)志在接收狀態(tài)寄存器置位。 （ 2）串行口的波特率發(fā)生器 每個(gè) UART 的波特率發(fā)生器為傳輸提供了串行移位時(shí)鐘。波特率產(chǎn)生器的時(shí)鐘源可以從 S3C2410 的內(nèi)部系統(tǒng)時(shí)鐘 PCLK 或 UCLK 中來選擇。波特率數(shù)值決定于波特率除數(shù)寄存器（ UBRDIVn）的值，波特率數(shù)與 UBRDIVn 的關(guān)系為： UBRDIVn=(int)（ CLK/（ f B*16））－ 1 其中 CLK 為所選擇的時(shí)鐘頻率， f B 為波特率。 f B= CLK/16/ （ UBRDIVn ＋ 1 ） 例如，如果波特率為 115200bps 且 PCLK 或 UCLK 為 40MHz,則 UBRDIVn 為： UBRDIVn =（ int） (40000000)(115200*16)) － 1 = (int)() － 1 = 21－ 1 = 20 （ 3）串行口波特率誤差極限 在應(yīng)用中，實(shí)際波特率往往與理想波特率有差別，其誤差不 能超過一定的范圍，其極限為： UART 傳輸 10bit 數(shù)據(jù)的時(shí)間誤差應(yīng)該小于 ％（ 3/160）。 t_true = (UBRDIVn + 1) 16 10 / PCLK 實(shí)際的傳輸 10bit 所需時(shí)間 t_ideal = 10 / baud_rate 理想情況下傳輸 10 位需要的時(shí)間 UART error＝ ( ( t_true – t_ideal ) / t_ideal ) 100% （ 4）串行口的自動(dòng)流控制功能 UART0 和 UART1 不僅有完整的握手信號(hào)，而且有自動(dòng)流控制功能，在寄存器 UMCONn中設(shè)置實(shí)現(xiàn)。自動(dòng)流控制是利用信號(hào) nRTS、 nCTS 來實(shí)現(xiàn)的。在接收數(shù)據(jù)時(shí)，只要接收FIFO 中有兩個(gè)空字節(jié)就會(huì)使 nRTS 有效，使對(duì)方發(fā)送數(shù)據(jù)；在發(fā)送數(shù)據(jù)時(shí)，只要 nCTS有效，就會(huì)發(fā)送數(shù)據(jù)。其實(shí)現(xiàn)過程如下圖所示。 nRTS：請(qǐng)求對(duì)方發(fā)送 nCTS：清除請(qǐng)求發(fā)送 注意：這種自動(dòng)流控制應(yīng)用于對(duì)方也是 UART 設(shè)備，不能應(yīng)用于 MODEM 設(shè)備。 內(nèi)蒙古 科技大學(xué)畢業(yè)設(shè)計(jì) 說明書（畢業(yè) 論文 ） 12 圖 5(a) UART A （ b） UART B （ 5）中斷 或 DMA 請(qǐng)求 每個(gè) UART 都有 3類、 7 種事件產(chǎn)生中斷請(qǐng)求或者 DMA 請(qǐng)求。 7種中斷請(qǐng)求事件是：溢出錯(cuò)誤、奇偶校驗(yàn)錯(cuò)誤、幀格式錯(cuò)誤、傳輸中斷信號(hào)、接收緩沖器數(shù)據(jù)就緒、發(fā)送緩沖器空、發(fā)送移位器空。 它們可以分成 3類：錯(cuò)誤中斷請(qǐng)求、接收中斷請(qǐng)求、發(fā)送中斷請(qǐng)求。 接收中斷： 非 FIFO 模式：當(dāng)接收緩沖寄存器收到數(shù)據(jù)后，產(chǎn)生中斷請(qǐng)求。 FIFO 模式： Rx FIFO 中數(shù)據(jù)的數(shù)目達(dá)到了觸發(fā)中斷的水平，或者超時(shí)（在三幀時(shí)間內(nèi)未收到任何數(shù)據(jù)），均產(chǎn)生中斷請(qǐng)求。 發(fā)送中斷： 非 FIFO 模式：當(dāng)發(fā)送緩沖器空時(shí)， 產(chǎn)生中斷請(qǐng)求。 FIFO 模式： Tx FIFO 中數(shù)據(jù)的數(shù)目達(dá)到了觸發(fā)中斷的水平。 錯(cuò)誤中斷： 一共有 4 種錯(cuò)誤中斷：溢出錯(cuò)誤、奇偶檢驗(yàn)錯(cuò)誤、幀格式錯(cuò)誤、傳輸中斷信號(hào)錯(cuò)誤。 非 FIFO 模式：只要有任何一個(gè)錯(cuò)誤出現(xiàn)，就會(huì)產(chǎn)生中斷請(qǐng)求。 FIFO 模式： Rx FIFO 中數(shù)據(jù)溢出，或者出現(xiàn)了幀格式錯(cuò)誤、奇偶校驗(yàn)錯(cuò)誤、傳輸中斷信號(hào)錯(cuò)誤，都會(huì)產(chǎn)生中斷請(qǐng)求。 （ 6）循環(huán)檢測(cè)模式 S3C2410X 的每一個(gè) UART 都提供有檢測(cè)功能，它是一種數(shù)據(jù)循環(huán)流動(dòng)的自發(fā)、自收方式，數(shù)據(jù)從發(fā)送緩沖器傳送到 TXD，數(shù) 據(jù)不經(jīng)過引腳輸出，在內(nèi)部將數(shù)據(jù)傳到接收引內(nèi)蒙古 科技大學(xué)畢業(yè)設(shè)計(jì) 說明書（畢業(yè) 論文 ） 13 腳 RXD，再傳輸?shù)浇邮站彌_器。 通 用 IO 口 ： CONGPIO S3C2410 內(nèi) 部資 源 眾 多 ， SBC2410X 引 出了 剩 余 資 源 的 引 腳 供 用 戶 擴(kuò) 展 之 用 。 CON GPIO 包含 10 路 中 斷 ， 6 路 AD 輸 入， 1 組 SPI 接 口 等 ， 如 下 圖 表 所 示 為。 表 2 CONGPIO 接 口引腳定義 序 號(hào) 引 腳定義 序 號(hào) 引 腳定義 1 VDD33V 2 VDD33V 3 EINT0 4 EINT4 5 EINT5 6 EINT6 7 EINT11 8 EINT13 9 EINT14 10 EINT15 11 EINT16 12 EINT19 13 GND 14 GND 15 I2CSDA 16 I2CSCL 17 CLKOUT0 18 CLKOUT1 19 GPB0 20 GPB1 21 Vref 22 GPB6 23 AIN1 24 AIN0 25 AIN3 26 AIN2 27 AIN6 28 AIN4 29 VDD5V 30 VDD5V 31 SPIMISO 32 SPIMOSI 33 SPICLK 34 nSS_SPI 35 GND 36 GND USB接口 Samsung S3C2410X CPU 帶有 2 個(gè) USB 接 口，一個(gè)作 為 Host(可 配置 為 Slave 模 式 )， 一個(gè)是 Slave。 SBC2410X 把這 兩 個(gè) 接 口 均 引 出 ， 其 中 USB HOST 使用 PC 上常見 A 型 口 ， USB DEVICE 使用 B 型 口 ， 見 下 圖 ： 內(nèi)蒙古 科技大學(xué)畢業(yè)設(shè)計(jì) 說明書（畢業(yè) 論文 ） 14 圖 5（ a） US 圖 6（ a） （ b） LCD 觸摸屏 一、概述 所 謂觸摸屏，從市場(chǎng)概念來講，就是一種人人都會(huì) 使用的計(jì)算機(jī)輸入設(shè)備，或者說是