71-二進(jìn)制振幅鍵控(ask)調(diào)制器與解調(diào)器設(shè)計(jì)(編輯修改稿)
2024-08-31 08:23 本頁面
【文章內(nèi)容簡(jiǎn)介】 的接收信號(hào)和噪聲電壓為： ? 其中 ? 是一個(gè)窄帶高斯過程。根據(jù)窄帶隨機(jī)過程的性質(zhì)，我們可以得到： Tttntsty ???? 0)()()(????”時(shí)發(fā)送“”時(shí)發(fā)送“010)c o s ()( 0tAts?)(tnttnttntn sc 00 s i n)()c o s ()()( ?? ??接下頁 EDA技術(shù)及 CPLD/FPGA應(yīng)用簡(jiǎn)明教程 清華大學(xué)出版社 2022212 第 11頁 ? 經(jīng)過帶通濾波器后的接收電壓為： ? 若沒有噪聲 ， 上式簡(jiǎn)化為： ”時(shí)發(fā)送“”時(shí)發(fā)送“01s i n)(c o s)(s i n)(c o s][)(0000???????ttnttnttnttnAtyscsc????”時(shí)發(fā)送“”時(shí)發(fā)送“010A)t(x????EDA技術(shù)及 CPLD/FPGA應(yīng)用簡(jiǎn)明教程 清華大學(xué)出版社 第 12頁 2022年 2月 12日 ASK調(diào)制 VHDL程序 EDA技術(shù)及 CPLD/FPGA應(yīng)用簡(jiǎn)明教程 清華大學(xué)出版社 2022212 第 13頁 ASK調(diào)制方框圖 EDA技術(shù)及 CPLD/FPGA應(yīng)用簡(jiǎn)明教程 清華大學(xué)出版社 2022212 第 14頁 ASK調(diào)制電路符號(hào) EDA技術(shù)及 CPLD/FPGA應(yīng)用簡(jiǎn)明教程 清華大學(xué)出版社 2022212 第 15頁 ASK調(diào)制 VHDL程序 ? library ieee。 ? use 。 ? use 。 ? use 。 ? entity ASK is ? port( clk:in std_logic。 系統(tǒng)時(shí)鐘 ? start:in std_logic。 開始調(diào)制信號(hào) ?
范文總結(jié)相關(guān)推薦
鄂ICP備17016276號(hào)-1