微機(jī)原理與接口技術(shù)(5-1)(編輯修改稿)
2025-08-21 07:00 本頁(yè)面
【文章內(nèi)容簡(jiǎn)介】 動(dòng)態(tài) RAM的構(gòu)成 ?最簡(jiǎn)單的動(dòng)態(tài) RAM的基本存儲(chǔ)單元是一個(gè)晶體管和一個(gè)電容，因而集成度高，成本低，耗電少，但它利用電容存儲(chǔ)電荷來(lái)保存信息的，電容通過(guò) MOS管的柵極和源極緩慢放電而丟失信息，必須定時(shí)對(duì)電容充電，也稱(chēng)作 刷新 。 ?為了提高集成度，減少引腳的封裝數(shù)， DRAM的 地址線分成行地址和列地址 兩部分，因此，對(duì)存儲(chǔ)器進(jìn)行訪問(wèn)時(shí)，總是先由行地址選通信號(hào) RAS把行地址送入內(nèi)部設(shè)置的行地址鎖存器，再由列地址選通信號(hào) CAS把列地址送入內(nèi)部設(shè)置的列地址鎖存器，并由讀 /寫(xiě)信號(hào)控制數(shù)據(jù)的讀出或?qū)懭搿? 刷新和地址兩次打入是 DRAN芯片的主要特點(diǎn)！ 26 ⑴ 單元電路 動(dòng)態(tài) RAM基本單元主要有： 4管動(dòng)態(tài) RAM、 3管動(dòng)態(tài) RAM、單管動(dòng)態(tài) RAM。 它們各有特點(diǎn)： 4管動(dòng)態(tài) RAM： 使用管子多 ， 使芯片容量小 ， 但器件的讀出過(guò)程就是刷新過(guò)程 ， 不用為刷新而外部另加邏輯電路； 3管動(dòng)態(tài) RAM： 所用管子少一點(diǎn) ， 但讀 /寫(xiě)數(shù)據(jù)線分開(kāi) ， 讀 /寫(xiě)選擇線也分開(kāi) ， 要另加刷新電路； 單管動(dòng)態(tài) RAM： 所用器件最少 ， 但讀出信號(hào)弱 ， 要采用靈敏度高的讀出放大器來(lái)完成讀出功能 。 27 ⑵ 存儲(chǔ)信息的原理 以單管動(dòng)態(tài) RAM為例說(shuō)明其工作原理 。 圖 5－ 8 單管動(dòng)態(tài) RAM基本存儲(chǔ)單元 數(shù)據(jù)輸入輸出 列選擇信號(hào) 行選擇信號(hào) 刷新放大器 Q C ① 讀操作 行地址譯碼使行選擇信號(hào)為高電平 ?行上管子 Q導(dǎo)通 ?刷新放大器讀取電容 C上的電壓值折合為 “ 0”或“ 1”?列地址譯碼使某列選通 ?行和列均選通的基本存儲(chǔ)單元允許驅(qū)動(dòng) ?讀出數(shù)據(jù) 。 28 圖 5－ 8 單管動(dòng)態(tài) RAM基本存儲(chǔ)單元 數(shù)據(jù)輸入輸出 列選擇信號(hào) 行選擇信號(hào) 刷新放大器 Q C ② 寫(xiě)操作 行和列的選擇信號(hào)為“ 1”?基本存儲(chǔ)單元被選中?數(shù)據(jù)輸入 /輸出線送來(lái)的信息通過(guò)刷新放大器和 Q管送到電容 C?數(shù)據(jù)寫(xiě)入存儲(chǔ)單元 。 29 2． 動(dòng)態(tài) RAM的刷新 ⑴ 刷新 把存儲(chǔ)單元的數(shù)據(jù)讀出 ， 經(jīng)過(guò)讀放大器放大之后再寫(xiě)入 ，以保存電荷上的信息 。 ⑵ 原因 動(dòng)態(tài) RAM都是利用電容存儲(chǔ)電荷的原理來(lái)保存信息的 ，由于 MOS管輸入阻抗很高 ， 存儲(chǔ)的信息可以保存一段時(shí)間 ，但時(shí)間較長(zhǎng)時(shí)電容會(huì)逐漸放電使信息丟失 ， 所以動(dòng)態(tài) RAM需要在預(yù)定的時(shí)間內(nèi)不斷進(jìn)行刷新 。 ⑶ 注意 ① 兩次刷新的時(shí)間間隔與溫度有關(guān) 。 ② 動(dòng)態(tài)存儲(chǔ)器的刷新是一行一行進(jìn)行的 ， 每刷新一行的時(shí)間稱(chēng)為刷新周期 。 刷新方式有 集中刷新方式和分散刷新方式 兩種 。 30 CAS CPU DRAM 刷新地址 計(jì)數(shù)器 地址 多路器 刷新定時(shí)器 定時(shí) 發(fā)生器 仲裁電路 數(shù)據(jù)緩沖器 地址總線 地址 讀 /寫(xiě) RAS WR 圖 5－ 9 DRAM控制器邏輯框圖 ⑷ DRAM控制器 31 CPU和 DRAM之間的接口電路 ， 把 CPU的信號(hào)轉(zhuǎn)換成適合DRAM芯片的信號(hào) ， 解決 DRAM芯片地址 兩次打入 和 刷新控制 等問(wèn)題 。 DRAM控制器包括下列功能電路： ?地址多路器 ： 把來(lái)自 CPU的地址轉(zhuǎn)換成行地址和列地址 ，分兩次送到 DRAM芯片 ， 實(shí)現(xiàn) DRAM芯片地址的兩次打入 。 ?刷新定時(shí)器 ： 完成對(duì) DRAM芯片進(jìn)行定時(shí)刷新的功能 。 ?刷新地址計(jì)數(shù)器 ： 只用 RAS的刷新操作 ， 需要提供刷新地址計(jì)數(shù)器 。 對(duì)內(nèi)部具有這種刷新地址計(jì)數(shù)器的芯片 ， 可以采用 CAS在 RAS之前的刷新方式 。 32 ?仲裁電路 ： 來(lái)自 CPU的訪問(wèn)存儲(chǔ)器的請(qǐng)求和來(lái)自刷新定時(shí)電路的刷新請(qǐng)求同時(shí)產(chǎn)生時(shí) ， 由仲裁電路對(duì)兩者的優(yōu)先權(quán)進(jìn)行裁定 。 ?定時(shí)發(fā)生器 ： 提供行地址選通信號(hào) RAS、 列地址選通信號(hào)CAS和寫(xiě)信號(hào) WE， 供 DRAM芯片使用 。 33 圖 510 Intel 2164A 內(nèi)部結(jié)構(gòu)示意圖 Intel 2164是 64K 1的 DRAM芯片，內(nèi)部有 4個(gè) 128 128基本存儲(chǔ)電路矩陣，如圖 5－ 10所示。 3．動(dòng)態(tài) RAM例子 34 圖 511 Intel 2164A 引腳與邏輯符號(hào) 說(shuō)明： ?Intel 2164片內(nèi)有 64K個(gè)地址單元 ， 需要 16條地址線尋址 。采用行和列兩部分地址 ， 地址線只需 8條 。 ?內(nèi)部有地址鎖存器 ， 利用外接多路開(kāi)關(guān) ， 先由 RAS信號(hào)選通8位行地址并鎖存 。 再由 CAS信號(hào)選通 8位
環(huán)評(píng)公示相關(guān)推薦
鄂ICP備17016276號(hào)-1