【文章內(nèi)容簡(jiǎn)介】 ，擴(kuò)展的 ASCII 碼共有 28=256 個(gè)?；?ASCII 碼包括： 數(shù)字 10 個(gè)： 0~9 （ ASCII 碼： 30H~39H） 大寫(xiě)字母 26 個(gè)： A~Z （ ASCII 碼： 41H~5AH） 小寫(xiě)字母 26 個(gè)： a ~ z （ ASCII 碼： 61H~7AH） 標(biāo)點(diǎn)與運(yùn)算符號(hào)： 20 多個(gè)（包括，？；?。?。 + * / 等） 各種控制符： 30 多個(gè)（包括設(shè)備、文件、傳輸控制等，如回車(chē)、換行、空格、退格、刪除、響鈴、文始等等） Sp . Pn Sm Mr 電子科學(xué)系 07電子 本 、 07網(wǎng)絡(luò) 專、 07級(jí)計(jì) 專 《 微機(jī)原理與接口技術(shù) 》教案 11 授課日期： 2020 年 9 月 14日 星期 一 節(jié)次： 第 5~6 次 授課地點(diǎn)： 1 號(hào)教學(xué)樓 414 多媒體教室 教材章節(jié)： 第 1 章 微型計(jì)算機(jī)概述 167。～ 167。 教學(xué)方法： 多媒體教學(xué) 教學(xué)目的： 學(xué)生通過(guò)學(xué)習(xí)應(yīng)當(dāng)掌握微處理器的基本結(jié)構(gòu)及 Intel 8086微 處理器組成結(jié)構(gòu)、引腳信號(hào)及功能 。 教學(xué)重點(diǎn) 和難點(diǎn) ： 8086 的寄存器結(jié)構(gòu) ； 總線接口單元與執(zhí)行單元； 8086 的引腳和功能 導(dǎo)入新課： 首先復(fù)習(xí)上次課程的內(nèi)容，在微處理器的基本結(jié)構(gòu)的基礎(chǔ)上，引出一款具體的 16 位微處理器 8086CPU，并提出一系列的問(wèn)題 授課過(guò)程： 第一節(jié) 微處理器的基本結(jié)構(gòu) ? 微處理器（ CPU）由下列主要部分組成： 算術(shù)邏輯單元 ALU、 控制器 、 寄存器陣列 、 總線和總線緩沖器 高性能的 CPU 還有：指令預(yù)取部件，指令譯碼部件、地址形成部件、存儲(chǔ)器管理部件等。 一、算術(shù)邏輯運(yùn)算單元（ ALU） ALU 是對(duì)二進(jìn)制數(shù)進(jìn)行算術(shù)邏輯運(yùn)算的基本部件。 一般數(shù)據(jù)加工處理可歸納為兩種基本運(yùn)算：算術(shù)運(yùn)算，邏輯運(yùn)算。 備注 請(qǐng)學(xué)生思考：為什么美國(guó)火星探路者仍然在使用8086cpu，8086cpu是不是很鞏固新課： 備注 小結(jié)： 作為第一章中的重點(diǎn)內(nèi)容，本次課主要介紹計(jì)算機(jī)運(yùn)算基礎(chǔ)，需要學(xué)生掌握不同數(shù)的表示和運(yùn)算，為以后詳細(xì)內(nèi)容的展開(kāi)作好準(zhǔn)備。 備注 思考問(wèn)題及探討課題： 備注 作業(yè) ： 1， 7， 8， 15 備注 電子科學(xué)系 07電子 本 、 07網(wǎng)絡(luò) 專、 07級(jí)計(jì) 專 《 微機(jī)原理與接口技術(shù) 》教案 12 ? 算術(shù)運(yùn)算： 可進(jìn)行無(wú)符號(hào)數(shù)和帶符號(hào)數(shù)的加、減、乘、除運(yùn)算，符號(hào)數(shù)采用補(bǔ)碼表示，減法通過(guò)求負(fù)數(shù)的補(bǔ)碼而變成加法運(yùn)算。還可進(jìn)行 BCD 碼運(yùn)算。 乘、除可以通過(guò)多次重復(fù)加、減和移位實(shí)現(xiàn)。 例如： 13 ? 11=143=8FH 1 1 0 1 采用部分積左移和加法 ? 1 0 1 1 可完成二進(jìn)制乘法。 ? 邏輯運(yùn)算：可完成邏輯 ―與 ‖、 ―或 ‖、 ―非 ‖、 ―異或 ‖、 ―移位 ‖等基本的邏輯運(yùn)算。 大部分算術(shù)邏輯運(yùn)算的實(shí)現(xiàn)途徑大致如下： （ 1） 硬件實(shí)現(xiàn)的基本運(yùn)算功能。加、減、求補(bǔ)、邏輯、移位、 BCD （ 2） 乘除運(yùn)算：在 8 位機(jī)中由軟件實(shí)現(xiàn)， 16 位機(jī)以上專門(mén)設(shè)有乘除指令，即由硬件完成 （ 3） 浮點(diǎn)運(yùn)算：浮點(diǎn)數(shù)可以看作是由兩個(gè)定點(diǎn)數(shù)組成，尾數(shù)與階碼。在對(duì)階后可以對(duì)尾數(shù)進(jìn)行運(yùn)算。浮點(diǎn)數(shù)運(yùn)算可以用軟件實(shí)現(xiàn)。也可以專門(mén)生產(chǎn)浮點(diǎn)運(yùn)算部件和浮點(diǎn)微處理器，并設(shè)有專門(mén)的浮點(diǎn)運(yùn)算指令，可進(jìn)行32 位或 64 位浮點(diǎn)加、減、乘、除運(yùn)算。 Pentium 處理器已把浮點(diǎn)處理器與主處理器集成到一個(gè)芯片上。 早期的浮點(diǎn)處理器有： 808 8028 80387 協(xié)處理器。 二、控制器 控制器是發(fā)布操作命令的部件，操作的順序需要 精確的定時(shí)。計(jì)算機(jī)執(zhí)行程序時(shí)其任務(wù)為逐條的取指、分析、執(zhí)行。 其內(nèi)部主要組成如下： 指令部件 包括程序計(jì)數(shù)器（ PC)，指令寄存器（ IR），指令譯碼器（ ID）。 時(shí)序部件 ： 包括時(shí)鐘系統(tǒng)，脈沖分配器。 時(shí)鐘系統(tǒng)包括時(shí)鐘源（一般使用外接的石英晶體振蕩器）和時(shí)鐘啟停邏輯。 簡(jiǎn)單等。關(guān)于這些問(wèn)題的討論將會(huì)在各 小節(jié)逐步展開(kāi)。 備注 。 電子科學(xué)系 07電子 本 、 07網(wǎng)絡(luò) 專、 07級(jí)計(jì) 專 《 微機(jī)原理與接口技術(shù) 》教案 13 脈沖分配器：計(jì)算機(jī)在執(zhí)行一條指令時(shí)，總是把一條指令分成若干個(gè)基本動(dòng)作，由控制器產(chǎn)生一系列的節(jié)拍和脈沖，每個(gè)節(jié)拍和脈沖指揮計(jì)算機(jī)完成一個(gè)微操作。產(chǎn)生這些節(jié)拍和脈沖的部件稱為脈沖分配器或節(jié)拍發(fā)生器。 看幾個(gè)概念： ?時(shí)鐘周期（ T state）：主時(shí)鐘的兩個(gè)脈沖前沿的時(shí)間間隔稱為一個(gè)時(shí)鐘周期，又稱為 T 狀態(tài)。它 CPU 操作的最小時(shí)間單位。 ?機(jī)器周期：由 3～ 5 個(gè) T 狀態(tài)組成一個(gè)機(jī)器周期（ Machine Cycle），稱為 M 周期，又叫做總線周期，用來(lái)完成一個(gè)基本操作，如 MEM 讀 /寫(xiě)，I/O 讀 /寫(xiě)等。 ?指令周期：一條指令（的取出和）執(zhí)行所需的時(shí)間稱為指令周期（ Instruction Cycle），一條指令執(zhí)行需 1～ 5 個(gè) M 周期。 微操作控制部件 根據(jù)指令產(chǎn)生計(jì)算機(jī)各部件所需要的控制信號(hào)，如傳送、加減、邏輯運(yùn)算等，由譯碼 器輸出、節(jié)拍發(fā)生器輸出等進(jìn)行組合而產(chǎn)生，完成指令所規(guī)定的全部操作。 可采用組合邏輯控制（控制信號(hào)采用組合邏輯電路設(shè)計(jì)實(shí) 現(xiàn)）；，微程序控制（若干微指令組成的微程序）；和可編程邏輯陣列（ PLA、 EPLD 等）來(lái)實(shí)現(xiàn)。 三、總線與總線（緩沖器）部件 所謂總線是指計(jì)算機(jī)中傳送信息的一組通信線，將多個(gè)部件連成一個(gè)整體?？梢院?jiǎn)單分為： ? 片內(nèi)總線：在 CPU 內(nèi)部或部件內(nèi)部各單元之間傳送信息的總線（又可細(xì)分為單總線、雙總線（輸入 /輸出 BUS）、多總線結(jié)構(gòu)）； ? 片外總線： CPU 與外部部件之間傳送信息的總線。片外總線又稱為系統(tǒng)總線，通常系統(tǒng)總線分為地址總線、數(shù)據(jù)總線、控制總線，即所謂三總線結(jié)構(gòu)。 因?yàn)槎鄠€(gè)部件均掛在總線上， 但各部件工作情況并非完全一樣（有的作為信源發(fā)，有的作為接收器收）。 由于數(shù)據(jù)或信息代碼是用 電位高低 來(lái)表示，若某一時(shí)刻有幾個(gè)部件同時(shí)向 BUS 發(fā)送數(shù)據(jù)，則 BUS 上的情況就成為 不確定 的了，電路也可能被 燒毀 。所以 同一時(shí)刻只允許一個(gè)部件向 BUS 發(fā)送信息 。而接收數(shù)據(jù)就沒(méi)有上述限制，同一時(shí)刻可允許多個(gè)部件接收數(shù)據(jù)。 總線緩沖器： 在工作過(guò)程中，常常要求掛在 BUS 上的某些部件在電氣連接上與 BUS ―脫開(kāi) ‖，使這些部件對(duì) BUS 上其它部件的工作不產(chǎn)生影響， 電子科學(xué)系 07電子 本 、 07網(wǎng)絡(luò) 專、 07級(jí)計(jì) 專 《 微機(jī)原理與接口技術(shù) 》教案 14 為此，可在部件內(nèi)部設(shè)置三態(tài)緩沖器。 DATA→ 3 態(tài) BUF→ BUS； 三態(tài)緩沖器（ 3 態(tài) BUF）處于：低阻（高低電平）→掛 BUS 上；高阻→邏輯上脫開(kāi)。 “脫開(kāi) ”狀態(tài)： 處于高阻狀態(tài)，開(kāi)路狀態(tài)，浮空狀態(tài)；邏輯上 ―脫開(kāi) ‖，物理上仍連在一起。 總線緩沖器分為： 單向三態(tài)緩沖器 ，如地址總線緩沖器只發(fā)地址信息，（地址 BUS 是單向的）； 雙向三態(tài)緩沖器 ，如數(shù)據(jù)總線緩沖器，既可發(fā)又可收數(shù)據(jù)（數(shù)據(jù) BUS 是雙向的）。 采用總線結(jié)構(gòu)的優(yōu)點(diǎn)是： 減少信息傳輸線數(shù)目；提高系統(tǒng)的可靠性；增加系統(tǒng)靈活性；便于實(shí)現(xiàn)系統(tǒng)標(biāo)準(zhǔn)化。 四、寄存器陣列（ Register Array） 在 CPU 內(nèi)部，有 一個(gè)臨時(shí)存放地址和數(shù)據(jù)的寄存器陣列。這個(gè)陣列因CPU 的不同而不同，有的稱寄存器堆，寄存器多少有差別，但其功能相似。 寄存器陣列大致分為以下四組： 存放 地址 的寄存器； 指令指針（ IP）或程序計(jì)數(shù)器（ PC:Program Counter）； 堆棧指示器（ SP: Stack Pointer）； 其它可存放地址的寄存器（ Register），例如變址 REG、基址 REG。 存放 待處理數(shù)據(jù)的寄存器 累加器（ AC: Accumulator） /通用 REG 組， A， B， C， D 等。 存放控制信息的寄存器； 指令寄存器（ IR: Instruction Register）指令代碼； 標(biāo)志寄存器（ FR: Flag Register），通常設(shè)有 SF、 ZF、 AF、 PF、 CF、OF、 IF、 DF 等標(biāo)志。 數(shù) 據(jù)或地址緩沖器作用的寄存器。 （為了避免總線沖突） 數(shù)據(jù)總線緩沖 REG（ DBUF:Data BUS Buffer） 。 地址總線緩沖 REG：三態(tài)，單向，內(nèi)外部地址 BUS 之間緩沖。 鞏固新課： 備注 小結(jié)： 備注 思考問(wèn)題及探討課題： 備注 作業(yè) ： 1， 7， 8 備注 電子科學(xué)系 07電子 本 、 07網(wǎng)絡(luò) 專、 07級(jí)計(jì) 專 《 微機(jī)原理與接口技術(shù) 》教案 15 授課日期： 2020 年 9 月 16日 星期 三 節(jié)次： 第 7~8 次 授課地點(diǎn)： 1 號(hào)教學(xué)樓 414 多媒體教室 教材章節(jié)： 第 2 章 微處理器與系統(tǒng)結(jié)構(gòu) 167。～ 167。 教學(xué)方法： 多媒體教學(xué) 教學(xué)目的： 掌握 Intel 8086 微處理器組成結(jié)構(gòu)、引腳信號(hào)及功能 。掌握Intel 8086 的標(biāo)志寄存器和堆棧 教學(xué)重點(diǎn) 和 難點(diǎn) ： 8086 的寄存器結(jié)構(gòu) ； 總線接口單元與執(zhí)行單元； 8086 的引腳和功能 8086 中的標(biāo)志寄存器與堆棧 導(dǎo)入新課： 首先復(fù)習(xí)上次課程的內(nèi)容，在微處理器的基本結(jié)構(gòu)的基礎(chǔ)上，引出一款具體的 16 位微處理器 8086CPU，并提出一系列的問(wèn)題請(qǐng)學(xué)生思考：為什么美國(guó)火星探路者仍然在使用 8086cpu，8086cpu 是不是很簡(jiǎn)單等。關(guān)于這些問(wèn)題的討論將會(huì)在各小節(jié)逐步展開(kāi)。 授課過(guò)程： 第二節(jié) Intel 8086 微處理器 8086 是一種單片微處理器芯片，內(nèi)外部數(shù)據(jù)總線 16 位，對(duì)外 40 條引腳，主時(shí)鐘 5MHz、 8MHz、 10MHz等。 20條地址引腳，直接尋址 220 =1MByte，可訪問(wèn) 64K 個(gè) I/O 端口，具有 24 種尋址方式，可以對(duì)位、字節(jié)、字、字符串、字串、 BCD 碼、 ASCll碼等多種數(shù)據(jù)類(lèi)型進(jìn)行處理。 一、 8086 的寄存器陣列 CPU 內(nèi)部有 4 組 REG，共 14 個(gè) 16 位 REG 供編程人員使用。 REG 組 主累加器 累加器或基址 REG 累加器或計(jì)數(shù)器 累加器或 I/O 地址 REG REG 組（ 通常存放偏移量） AH AL BH BL CH CL DH DL 備注 首先復(fù)習(xí)上次課程的內(nèi)容，在微處理器的基本結(jié)構(gòu)的基礎(chǔ)上，引出一款具體的 16 位電子科學(xué)系 07電子 本 、 07網(wǎng)絡(luò) 專、 07級(jí)計(jì) 專 《 微機(jī)原理與接口技術(shù) 》教案 16 堆棧指針：默認(rèn)段寄存器 基址指針：主要用來(lái)訪問(wèn)堆棧段中的數(shù)據(jù) 源變址器 ：用于訪問(wèn)數(shù)據(jù)寄存器中的數(shù)據(jù)，串操作 目的變址器：默認(rèn) ES 3. 段 REG 組 :CS/DS/ES/SS 段 REG 是存放內(nèi)存地址的高位地址，地址形成是由段寄存器地址左移 4 位加上對(duì)應(yīng)的偏移量。 例如：被取指令的地址為 CS 左移 4 位加上 IP 的值。若 CS =2020H，IP=0100H。 指令地址為 2 0 0 0 0 H