[工學(xué)]微機(jī)原理與接口技術(shù)(編輯修改稿)
2025-02-15 11:21 本頁面
【文章內(nèi)容簡介】 ? 進(jìn)位標(biāo)志 CF=0。 奇偶校驗 PF=0。 ? 輔助進(jìn)位 AF=0。 全零標(biāo)志 ZF=0。 ? 符號標(biāo)志 SF=1。 溢出標(biāo)志 OF=0. 2022/2/16 24/52 CPU（ 8086） 的結(jié)構(gòu) 2. 控制標(biāo)志 (3位 )：每一位控制標(biāo)志都對一種特定的功能起控制作用。可以通過專門的指令對其進(jìn)行“置位”（ Set）或“復(fù)位”（ Reset）。 ? 中斷標(biāo)志 IF（ Interrupt Enable Flag）：如果 IF置“ 1” ，則 CPU可以接受可屏蔽中斷請求；反之，則 CPU不能接受可屏蔽中斷請求。 指令系統(tǒng)中有兩條專門的指令可以置“ 1” 或置“ 0” IF 標(biāo)志位： STI 使 IF置 “ 1”，即開放中斷。 CLI 使 IF清 “ 0”，即關(guān)閉中斷 ? 方向標(biāo)志 DF（ Direction Flag） ：用于串操作指令中的地址增量修改（ DF＝ 0）還是減量修改（ DF＝ 1）。 STD (SeT Direction) ， CLD (Clear Direction)。 ? 跟蹤標(biāo)志 TF（ Trap Flag）：若 TF＝ 1，則 CPU按跟蹤方式（單步方式）執(zhí)行程序。 2022/2/16 25/52 CPU（ 8086）的引腳信號和工作模式 2022/2/16 26/52 中斷相關(guān)引腳 ? INTR：可屏蔽（ Maskable）中斷請求信號，輸入，高電平有效。外設(shè)向 CPU發(fā)出中斷請求。 ? INTA：中斷響應(yīng)信號，輸出，低電平有效。 CPU對中斷請求的響應(yīng)。 ? CPU在每條指令的最后一個時鐘周期采樣 INTR信號，若發(fā)現(xiàn)INTR信號有效（為高電平），并且中斷允許標(biāo)志 IF=1時， CPU就會在結(jié)束當(dāng)前指令后，響應(yīng)中斷請求，進(jìn)入中斷響應(yīng)周期。其間，將通過 INTA引腳向發(fā)出請求信號的設(shè)備（中斷源）發(fā)出中斷響應(yīng)信號。 ? NMI(NonMaskable Interrupt request):非屏蔽中斷請求信號，輸入，正跳變有效?！安皇?IF的影響”。 2022/2/16 27/52 存儲相關(guān)引腳 ? BHE/S7：高 8位數(shù)據(jù)允許 /狀態(tài)（ BUS High Enable/Status）復(fù)用引腳 8086有 16條數(shù)據(jù)線，可用低 8位傳送一個字節(jié)，也可用高 8位傳送一個字節(jié)，還可用高 8位和低 8位一起傳送一個字（ 16位）。 BHE就是用來區(qū)分這幾類傳輸?shù)摹? ? WR:寫信號，輸出，三態(tài)，低電平有效； ? RD: 讀信號，輸出，三態(tài)，低電平有效。 當(dāng)讀信號（或?qū)懶盘枺┯行r，表示 CPU正在進(jìn)行讀 (或?qū)?)存儲器或 IO端口的操作。究竟是讀 (或?qū)?)存儲器還是 IO端口，由 CPU輸出的另一個專門信號 M/IO決定。 ? M/IO(Memory / IO):訪問存儲器或 IO端口信號，輸出，三態(tài)。為高電平時，表示 CPU當(dāng)前正在訪問存儲器 …… 2022/2/16 28/52 存儲相關(guān)引腳 ? ALE(Address latch Enable):地址鎖存允許信號，輸出，高電平有效。 由于 8086/8088的一部分地址線和數(shù)據(jù)線 采用分時復(fù)用 。在一個總線周期內(nèi)總線上先傳送地址，接著傳送數(shù)據(jù)。但在一般情況下，存儲器或 I/O接口電路，要求在整個總線周期內(nèi)保持穩(wěn)定的地址信息。 這樣，就需要將這些地址信息保存起來。 與 8086/8088配套的 鎖存器電路 為 8282/8283,用 ALE做鎖存允許信號。 ? DEN(Data Enable):數(shù)據(jù)允許，輸出，三態(tài)，低電平有效。作為總線收發(fā)器 (8286/8287— 數(shù)據(jù)總線驅(qū)動器 )的控制信號。 ? DT/R(Data Transmit/Receive)：數(shù)據(jù)發(fā)送 /接收控制，輸出，
教學(xué)課件相關(guān)推薦
鄂ICP備17016276號-1