【文章內容簡介】 A0 TXD RTS DTR CTS RXD 地 GPS 接收機 A1...A8 CS 雙口 RAM CLK 地址譯碼器 和分頻器 OE CE OE / CE （論文） 15 3)具有 32 根可編程 I/O 口線； 4)具有 3 個可編程定時器； 5)中斷系統(tǒng)是具有 8 個中斷源、 6 個中斷矢量、 2 級優(yōu)先權的中斷結構； 6)串行口是具有一個全雙工的可編程串行通信口； 7)具有一個數(shù)據(jù)指針 DPTR； 8)低功耗工作模式有空閑模式和掉電模式； 9)具有可編程的 3 級程序鎖定位； 10)工作電源電壓為 5（ 1? ） V，且典型值為 5V； 11)最高工作頻率為 24MHz AT89C52 單片機的引腳排列如圖 32 所示。 圖 32 AT89C52 引腳排列 AT89C52 pin Order AT89C52 的引腳排列與 AT89C51 的引腳排列相同，除了引腳 和 外，其余引腳的功能完全相同。表 31 列出了 和 的替代功能。 存儲器組織和特殊功能寄存器 AT89C52 單片機的數(shù)據(jù)存儲器為 256 字節(jié)，程序存儲器 為 8KB。數(shù)據(jù)存儲器結構如圖 33 所示。 AT89C52 存儲器在物理上存在 4 個存儲空間： 1)程序存儲器有片內程序存儲器和片外程序存儲器； 2)數(shù)據(jù)存儲器有片內數(shù)據(jù)存儲器和片外數(shù)據(jù)存儲器； AT89C52 存儲器在邏輯上存在 3 個地址空間： 基于 GPS車輛監(jiān)控系統(tǒng)的設計 16 1)片內、片外統(tǒng)一的 64KB 程序存儲器地址空間； 2)片內 256 字節(jié)數(shù)據(jù)存儲器和 128 字節(jié) SFR 地址空間； 3)片外 64KB 的數(shù)據(jù)存儲器地址空間。 表 31 和 的替代功能 and alternative function 引 腳 替代功能 說 明 T2 定時器 2 的外部事件輸入端可編程脈沖輸出端 T2EX 定時器 2 的捕捉 /重裝觸發(fā)器輸入端；定時器 2 的計數(shù)方向控制端 200 0HFFFFH外部ROMROM 區(qū)1FFFH000 0H內部ROMEA =1外部ROMEA =0FFH80H7FH00H內部RAM內部SFR內部RAM外部RAMRAM 區(qū)FFFFH000 0H 圖 33 數(shù)據(jù)存儲器結構 Data storage structure 訪問這些不同的邏輯空間時，應選用不同形式的指令。當 EA 引腳接地時，僅使用 64KB的片外程序存儲器， CPU 從外部 0000H～ FFFFH 的地址空間取指令；當 EA 引腳 接 CCV 時，CPU 從片內 000H 地址開始取指令，當 PC 值超過 1FFFH 時，自動轉到外存儲器 2020H～FFFFH 地址空間執(zhí)行程序。 AT89C52 的片內 /外程序存儲器在 0000H～ 1FFFH 地址空間重疊，由 EA 信號來區(qū)分。 片內 /外數(shù)據(jù)存儲器在物理空間上是互相獨立的，在邏輯地址空間上有 256 字節(jié)的重疊區(qū)，各自有不同的訪問指令加以區(qū)分。片外數(shù)據(jù)存儲器為 16 位地址，用數(shù)據(jù)指針 DPTR間址，用 MOVX 類指令訪問。片內 RAM 用 MOV 類指 令訪問。 （論文） 17 AT89C52 片內 RAM 的低 128 字節(jié)（ 00H～ 7FH）也劃分為 3 個區(qū)域：工作寄存器區(qū)、位尋址區(qū)和用戶 RAM 區(qū)。高 128 字節(jié)（ 80H～ FFH）是片內 RAM 區(qū)與具有固定功能的SFR 的地址空間重疊區(qū)域，但在物理空間上是完全分開的兩部分，可以用位尋址方式來區(qū)分這個重疊的地址空間。使用直接尋址方式訪問 80H～ FFH 空間時，訪問的是 SFR；用間接地址（用 0R 和 1R 間址）訪問 80H～ FFH 空間時，訪問的是數(shù)據(jù)存儲器。很多文獻中 ，直接用 “片內 RAM”來代表片內數(shù)據(jù)存儲器。 與 AT89C51 相比， AT89C52 的 SFR 增加到 27 個，表 32 列出了新增加的 SFR 的基本情況。 表 32 AT89C52 部分 SFR AT89C52 part of SFR 地 址 符 號 復 位 值 說明 0C8H T2CON 0000H 定時器 2 控制寄存器 0C9H T2MOD XXXX XX00B 定時器 2 模式寄存器 0CAH RCAP2L 000H 定時器 2 捕捉 /重裝寄存器低字節(jié) 0CBH RCAP2H 000H 定 時器 2 捕捉 /重裝寄存器高字節(jié) 0CCH TL2 000H 定時器 2 低字節(jié) 0CDH TH2 000H 定時器 2 高字節(jié) 可編程異步通信接口 GPS 按標準串行異步通訊格式輸出數(shù)據(jù)。在此，采集卡采用可編程串行異步通訊口做收發(fā)器。單片機有專門的異步收發(fā)器，可用定時器 T1 作波特率發(fā)生器，用 TXD 和 RXD做收和發(fā)。但是，單片機 AT89C52 在擴展外部數(shù)據(jù)存儲器時， ALE 作為鎖存地址低位字節(jié)，并以不變的頻率周期輸出。正是這個原因，對外部數(shù)據(jù)存儲器某單元進行操作時，低位地址相同的單元內容將同時改變，影響了 數(shù)據(jù)操作的可靠性。為了克服這種現(xiàn)象，可在內部寄存器 SFR 8EH 地址上置 “0”來禁止 ALE 的輸出。此時 ALE 只有在執(zhí)行 MOVX 指令時才起作用，保證了外部數(shù)據(jù)存儲器操作的唯一性。由于 SFR 8EH 地址上置 “0”，即禁基于 GPS車輛監(jiān)控系統(tǒng)的設計 18 止了單片機波特率發(fā)生器。因此在此選用 16C552 可編程異步通信口。 1）異步通信芯片 16C552 的原理 16C552 是 TI（ TI16C552）、 VLSI（ VL16C552）等公司生產的異步通信芯片，功能特點如下： 增強的雙向打印機端口 16 字節(jié)的 FIFO 可減少 CPU 中斷 每個通道具有獨立的發(fā)送，接 受，線路狀態(tài)和設置中斷功能 每個通道具有獨立的 MODEM 控制信號 每個通道具有可編程串行數(shù)據(jù)發(fā)送格式 數(shù)據(jù)位長度為 8 偶校驗、奇校驗或無校驗 停止位長度為 、 2 可編程波特率發(fā)生器 每個通道對數(shù)據(jù)和控制總線具有三態(tài) TTL 驅動 (1)16C552 的管腳及功能框圖 16C552 是 68 針 PLCC（ Plastic Leaded Chip Carrier）封皮，其管腳功能如圖 34 所示。從圖中我們可以看出，它的串口主要完成兩項功能，即把從外部設備或調制解調器接收進來的串行數(shù)據(jù)轉換成并行數(shù)據(jù)；以及把 CPU 的并行數(shù)據(jù)轉換成串行數(shù)據(jù)以利發(fā)送。在正常操作的過程中， CPU 每時每刻都可以讀 16C552 的完成狀態(tài)。狀態(tài)信息報告 16C552傳輸操作的類型和狀態(tài)，還包括各種錯誤狀態(tài)，如奇偶校驗、溢出、格式錯誤或停頓指示。另外 16C552 還具有完整的調制解調器控制功能，包括： 允許發(fā)送（ CTS）； 請求發(fā)送（ RTS）； 數(shù)據(jù)設備準備好（ DSR）； 數(shù)據(jù)終端準備好（ DTR）； 振鈴指示（ RL）； 載波檢測（ DCD）； 16C552 的并口是一個標準的打印機接口，它可以通過 PEMD 管腳信號控制是工作在兼容模式還是擴展模式。 此外， 16C552 還具有自動排優(yōu)的中斷系統(tǒng)，并且它的串口和并口都可以工作在中斷（論文） 19 和查詢兩種工作方式。 圖 34 功能框圖 The graph for function (2)串行接口寄存器 16C552 內部對串行口操作有 11 個單字節(jié)寄存器。 CPU 執(zhí)行輸入輸出可以訪問這些寄CTSO DSRO DCD0 RID SINO CSO RTSO DTRO SOUT0 INT0 串口 1 串口 2 3533 選擇 和 控制 邏輯 44 63 65 66 67 68 1 38 43 ACK PEMD CS2 ENIRQ 57 56 55 58 59 并行口 1421 DB 0DB7 8 5346 PD0PD7 INIT AFD INT2 STB SLIN ERR SLCT BUSY PE 8 8 8 A0A2 IOW IOR RESET CLK 36 37 39 4 32 3 13 5 8 6 3 12 11 10 60 61 42 RTS1 DTR1 SOUT1 INT1 RXRDY1 TXRDY1 CTS1 DSR1 DCD1 RI1 SIN1 CS1 28 31 29 30 41 32 24 25 2645 9 22 RXRDY0 TXRDY0 基于 GPS車輛監(jiān)控系統(tǒng)的設計 20 存器。串行口的這 11 個寄存器占用了 7 個 I/O 端口地址，有些寄存器共同使用一個端口地址，可以通過讀 /寫信號和線路控制寄存器的 D7（ DLAB）來區(qū)分。具體描述如表 33 所示。 表 33 串行接口寄存器 The serial port Register DLAB A2 A1 A0 符號 寄存器 L L L L RBR 接收緩沖寄存器 L L L L THR 發(fā)送保持寄存器 L L L H IER 中斷允許寄存器 X L H L IIR 中斷識別寄存器 X L H L FCR FIFO 控制寄存器 X L H H LCR 線路控制寄存器 X H L L MCR MODEM 控制寄存器 X H L H LSR 線路狀態(tài)寄存器 X H H L MSR MODEM 狀態(tài)寄存器 H L L L DLL 除數(shù)鎖存器低位 H L L H DLM 除數(shù)鎖存器高位 下面就每個寄存器做一簡單介紹。 ① 接收緩沖寄存器存放接收到并且已經轉換過的并行數(shù)據(jù)。線路狀態(tài)集訓器的 D0 指明該寄存器是否已經接收到一個完整的字符。 ② 發(fā)送保持寄存器存放將要發(fā)送的數(shù)據(jù)，和發(fā)送緩沖寄存器有關的標志是線路狀態(tài)寄存器的 D5。若 D5=1，說明發(fā)送緩沖寄存器空，可以送入下一個字符。 ③ 有四種類型的事件能夠引發(fā)串行接口中斷請求，設置中斷允許寄存器可以禁止某些中斷源提出中斷請求。在允許中斷的條件下， 如果有多個中斷源申請中斷，中斷識別寄存器能夠區(qū)分這些中斷類型。 設置中斷允許寄存器前必須將線路控制寄存器 D7 清為 0。中斷允許寄存器僅使用低 4位。 D0=1 允許接收就緒中斷 D1=1 允許發(fā)送緩沖器空中斷 D2=1 允許接收出現(xiàn)錯誤或接收到間斷信號中斷 D3=1 允許 MODEM 狀態(tài)中斷 ④ 四種類型的中斷對應 4 級優(yōu)先權，在中斷識別寄存器中高 5 位不用，恒為 0， D0=0表示有中斷產生， D0=1 表示無中斷產生， D0 與其他位組合定義如表 34 所示。 （論文） 21 ⑤ FIFO 控制寄存器是一個只寫寄存器，它允許和清除 FIFO，設置接收 器 FIFO 觸發(fā)標準和選擇 DMA 信號的類型，對該寄存器的各位描述如下： D0 允許發(fā)送器和接收器的 FIFO，該位為 0 時，在兩者 FIFO 中的所有數(shù)據(jù)都被清除，對該寄存器的其它位編程時，必須將 D0 設置為 1。 D1=1 清除在接收器 FIFO 中的所有字節(jié)和重新設置計數(shù)器。 D2=1 清除在發(fā)送器 FIFO 中的所有字節(jié)和重新設置計數(shù)器。 D3=1 當 D0=1 時，將 RXDRY 和 TXDRY 從模式 0 改為模式 1。 D D5 保留為將來反應。 D D7 設置接收器 FIFO 中斷的觸發(fā)標準。 表 34 IIR 的功能 The function of IIR D3D2D1D0 優(yōu)先級 中斷類型 復位 0001 無 無 無 0110 1 接收狀態(tài)有錯 讀 LSR 0100 2 接收數(shù)據(jù)就緒 讀 RBR 1100 2 字符空指示 讀 RBR 0010 3 發(fā)送完畢 寫 THR 0000 4 MODEM 狀態(tài)變化 讀 MSR ⑥ 線路控制寄存器存放傳送的二進制位串數(shù)據(jù)格式，各位定義如圖 35 所示。 47 6 5 3 2 100=5 位01=6 位10=7 位11=8 位字長選擇停止位選擇0=1 位 1= 位（ D1D0 =00 ）=2 位校驗有效校驗類型恒定校驗間斷控制鎖定波特率發(fā)生器 0= 有效 1= 無效0= 奇校驗1= 偶校驗 0= 有效 1= 無效 0= 有效 1= 無效0= 訪問其它寄存器1= 訪問波特率因子寄 存器 圖 35 LCR 的各位定義 The each location of LCR definition ⑦ 線路狀態(tài)寄存