【文章內(nèi)容簡(jiǎn)介】 able Memory)。 CAM使用一組比較器，以比較輸入的標(biāo)簽地址和存儲(chǔ)在每一個(gè)有效 Cache行中的標(biāo)簽位。 CAM采取了與 RAM相反的工作方式： RAM在得到一個(gè)地址后再給出數(shù)據(jù)，而 CAM則是在檢測(cè)到給定的數(shù)據(jù)值在存儲(chǔ)器中后，再給出該數(shù)據(jù)的地址。 使用 CAM允許同時(shí)比較更多的地址中的標(biāo)簽位，從而增加了可以包含在一組的 Cache行數(shù)。 634 Cache與主存的關(guān)系 全相聯(lián)的 Cache 635 Cache的寫策略 直寫（） : 如果位置在 cache之內(nèi) , cache 將被更新 . 數(shù)據(jù)也通過(guò)寫緩沖送至存儲(chǔ)器 . 回寫 : 如果位置在 cache之內(nèi) ,只有 cache 被更新 . 注 : 如果數(shù)據(jù)位置不在 cache之內(nèi) , 數(shù)據(jù)將被直接寫到存儲(chǔ)器中 。如果存儲(chǔ)器是可 cache或可緩沖的，寫緩沖將被使用 。 CPU Cache Write Buffer Access Mode 0 Non cacheable, non bufferable 0 GCd GBd 0 Non cacheable, bufferable 1 1 WT, Write Through 0 1 WB, Write Back 1 External Memory 訪問(wèn)模式 非 cache, 非緩沖 GCd非 cache, 可緩沖 直寫 B, 回寫 寫緩沖 外部存儲(chǔ)器 wb wt 635 Cache的寫策略 直寫與回寫的比較 如果位置在 cache之內(nèi) , cache 將被更新 . 數(shù)據(jù)也通過(guò)寫緩沖送至存儲(chǔ)器 . 寫策略 直寫法 回寫法 可靠性 高 低 與主存的通信量 多 少 控制的復(fù)雜性 簡(jiǎn)單 復(fù)雜 硬件實(shí)現(xiàn)代價(jià) 大 小 636 Cache的替換策略 在 Cache訪問(wèn)過(guò)程中，發(fā)現(xiàn)查找的 Cache行已經(jīng)失效，則需要從主存中調(diào)入新的行到 Cache中。 在采用組相聯(lián)的 Cache中，一個(gè)來(lái)自主存的行可以放入多個(gè) Cache組中。當(dāng)所有組中的對(duì)應(yīng)行都已經(jīng)裝滿時(shí)，就要使用 Cache替換算法 ， Cache控制器選擇下一個(gè)丟棄 Cache行的策略被稱為替換策略 。在 ARM常用的替換算法有兩種： 輪轉(zhuǎn)算法 隨機(jī)替換算法。 636 Cache的替換策略 在常見(jiàn) ARM核使用的替換策略 內(nèi)核 寫策略 替換策略 ARM720T 直寫法 隨機(jī) ARM740T 直寫法 隨機(jī) ARM920T 直寫法、回寫法 隨機(jī)、輪轉(zhuǎn) ARM940T 直寫法、回寫法 隨機(jī) ARM926EJS 直寫法、回寫法 隨機(jī)、輪轉(zhuǎn) ARM946E 直寫法、回寫法 隨機(jī)、輪轉(zhuǎn) ARMl020E 直寫法、回寫法 隨機(jī)、輪轉(zhuǎn) ARMl 026EJS 直寫法、回寫法 隨機(jī)、輪轉(zhuǎn) Intel Stong ARM 回寫法 輪轉(zhuǎn) Intel XSCale 直寫法 輪轉(zhuǎn) 637 Cache相關(guān)的編程接口 與 Cache編程相關(guān)的 CPl5的寄存器共有 3個(gè)，它們分別為 Cl、 C7及 C9。 637 Cache相關(guān)的編程接口 C1中與 Cache相關(guān)的位 相關(guān)位 作用 C(bit[2]) 當(dāng)數(shù)據(jù) Cache和指令 Cache分開時(shí)，本控制位禁止／使能數(shù)據(jù) Cache 當(dāng)數(shù)據(jù) Cache和指令 Cache統(tǒng)一時(shí)，本控制位禁止／使能整個(gè) Cache 0：禁止 Cache 1：使能 Cache 如果系統(tǒng)中不含 Cache，讀取時(shí)該位返回 0，寫入時(shí)忽略該位 當(dāng)系統(tǒng)中 Cache不能禁止時(shí)，讀取返回 l，寫入時(shí)忽略該位 I(bit[12]) 當(dāng)數(shù)據(jù) Cache和指令 Cache分開時(shí)，本控制位禁止／使能數(shù)據(jù) Cache 0：禁止 Cache 1：使能 Cache 如果系統(tǒng)使用統(tǒng)一的指令 Cache和數(shù)據(jù) Cache或者系統(tǒng)中不含 Cache，讀取時(shí)該位返回 0，寫入時(shí)忽略該位 當(dāng)系統(tǒng)中 Cache不能禁止時(shí)，讀取返回 l，寫入時(shí)忽略該位 RR(bit[14]) 如果系統(tǒng)中 Cache的淘汰算法可以選擇的話，本控制位選擇淘汰算法 0：選擇常規(guī)的淘汰算法，如隨機(jī)淘汰算法 RR(bit[14]) ； 1：選擇預(yù)測(cè)性的淘汰算法，如輪轉(zhuǎn) (roundrobin)淘汰算法； 如果系統(tǒng)中淘汰算法不可選擇，寫入該位時(shí)被忽略，讀取該位時(shí)，根據(jù)其淘汰算法可以簡(jiǎn)單地預(yù)測(cè)最壞情況，并返回 1或者 0 637 Cache相關(guān)的編程接口 CPl5中的寄存器 c7主要用于控制 Cache和寫緩存。 c7是一個(gè)只寫存儲(chǔ)器，可以使用協(xié)處理器指令 MCR對(duì)其進(jìn)行操作。如果程序中包含讀 c7的操作，那么指令的結(jié)果不可預(yù)知。 638 內(nèi)存一致性 當(dāng)一個(gè)系統(tǒng)中同時(shí)使用了 Cache、 寫緩存時(shí) ， 同一地址的數(shù)據(jù)可能同時(shí)出現(xiàn)在包括系統(tǒng)內(nèi)存在內(nèi)的多個(gè)不同的物理位置中 。 如果 Cache引入了哈佛架構(gòu) ， 使用數(shù)據(jù)和指令分類的 Cache， 那情況將更復(fù)雜 。 由于上述存儲(chǔ)系統(tǒng)的多樣性特點(diǎn) ， 當(dāng)從內(nèi)存中讀取數(shù)據(jù)時(shí) ， 不能保證讀取的是數(shù)據(jù)的最新值 (即有可能出現(xiàn)下述情況：寫操作將數(shù)據(jù)寫入到 Cache中 ， 但更新數(shù)據(jù)還沒(méi)有被回寫到內(nèi)存 )。 ARM存儲(chǔ)系統(tǒng)中 ， 數(shù)據(jù)不一致問(wèn)題一方面可以通過(guò)存儲(chǔ)系統(tǒng)自動(dòng)保證解決 ， 另一方面編寫程序時(shí)要遵循一定的規(guī)則 ， 防止數(shù)據(jù)不一致性發(fā)生 。 638 內(nèi)存一致性 地址映射發(fā)生的變換 如果數(shù)據(jù) Cache為寫回型 Cache，清空該數(shù)據(jù) Cache。 使數(shù)據(jù) Cache中相應(yīng)的行無(wú)效。 使指令 Cache中相應(yīng)的行無(wú)效。 將寫緩存區(qū)中被延時(shí)的操作全部執(zhí)行。 有些情況可能還要求相關(guān)的存儲(chǔ)區(qū)域被置換成非緩存的。 638 內(nèi)存一致性 當(dāng)系統(tǒng)中采用分離的數(shù)據(jù) Cache和指令 Cache時(shí) 對(duì)于使用數(shù)據(jù)和指令分離 Cache的系統(tǒng)，使指令 Cache的內(nèi)容無(wú)效。 對(duì)于使用數(shù)據(jù)和指令分離 Cache的系統(tǒng)，如果數(shù)據(jù) Cache是寫回類型的，清空數(shù)據(jù) Cache。 638 內(nèi)存一致性 DMA造成的數(shù)據(jù)不一致 將 DMA訪問(wèn)的存儲(chǔ)器設(shè)置成非緩存的 將 DMA訪問(wèn)的存儲(chǔ)區(qū)所涉及的數(shù)據(jù) Cache中的行設(shè)置成無(wú)效，或者清空數(shù)據(jù) Cache。 清空寫緩存區(qū) (將寫緩存區(qū)中延時(shí)操作全部執(zhí)行 )。 在 DMA訪問(wèn)期間限制存儲(chǔ)器訪問(wèn) DMA所訪問(wèn)的存儲(chǔ)區(qū)域。 階段總結(jié) ? ARM處理器支持多種類型存儲(chǔ)器，具備復(fù)雜的管理和控制能力 ? 系統(tǒng)控制協(xié)處理器 CP15,負(fù)責(zé)完成大部分系統(tǒng)存儲(chǔ)管理 ? Cache的工作原理 ? Cache的性能 ? Cache與主存的關(guān)系 ? Cache的寫策略 ? Cache的替換策略 ? 內(nèi)存一致性 6—4 存儲(chǔ)管理單元 MMU MMU(Memory Management Unit) MMU提供的一個(gè)關(guān)鍵服務(wù)是使各個(gè)任務(wù)作為各自獨(dú)立的程序在其自己的私有存儲(chǔ)空間中運(yùn)行。 MMU提供了一些資源以允許使用虛擬存儲(chǔ)器 (將系統(tǒng)物理存儲(chǔ)器重新編址，可將其看成一個(gè)獨(dú)立于系統(tǒng)物理存儲(chǔ)器的存儲(chǔ)空間 )。 存儲(chǔ)器有兩種類型的地址：虛擬地址和物理地址。 虛擬地址由編譯器和連接器在定位程序時(shí)分配； 物理地址用來(lái)訪問(wèn)實(shí)際的主存硬件模塊 (物理上程序存在的區(qū)域 )。 641 MMU概述 內(nèi)存管理單位 MMU，對(duì)處理器內(nèi)存管理主要是通過(guò)一個(gè)叫作傳輸表的數(shù)據(jù)結(jié)構(gòu)來(lái)實(shí)現(xiàn)的。 這個(gè)傳輸表存在于內(nèi)存中，它有多個(gè)稱為 Entry的入口。 每個(gè)入口定義了存儲(chǔ)空間的一個(gè)頁(yè)，頁(yè)的大小從 lKB到 1MB，同時(shí)定義了這些頁(yè)