【文章內(nèi)容簡(jiǎn)介】 /O的端口引腳是與第二功能復(fù)用的。使能某些引腳的第二功能不會(huì)影響其他屬于同一端口的引腳用于通用數(shù)字I/O目的。每個(gè)端口引腳都具有三個(gè)寄存器位：DDxn、PORTxn和PINxn，DDxn位于DDRx寄存器，PORTxn位于PORTx寄存器，PINxn位于PINx寄存器。DDxn用來選擇引腳的方向。DDxn為“1”時(shí)，Pxn配置為輸出，否則配置為輸入。引腳配置為輸入時(shí)，若PORTxn 為“1”，上拉電阻將使能。如果需要關(guān)閉這個(gè)上拉電阻，可以將PORTxn清零，或者將這個(gè)引腳配置為輸出。復(fù)位時(shí)各引腳為高阻態(tài)，即使此時(shí)并沒有時(shí)鐘在運(yùn)行。當(dāng)引腳配置為輸出時(shí)，若PORTxn為“1”，引腳輸出高電平“1”，否則輸出低電平“0”。在(高阻態(tài))三態(tài)({DDxn, PORTxn} = 0b00)輸出高電平({DDxn, PORTxn} = 0b11)兩種狀態(tài)之間進(jìn)行切換時(shí)，上拉電阻使能({DDxn, PORTxn} = 0b01)或輸出低電平({DDxn,PORTxn} = 0b10)這兩種模式必然會(huì)有一個(gè)發(fā)生。通常，上拉電阻使能是完全可以接受的，因?yàn)楦咦璀h(huán)境不在意是強(qiáng)高電平輸出還是上拉輸出。如果使用情況不是這樣子，可以通過置位SFIOR寄存器的PUD來禁止所有端口的上拉電阻。在上拉輸入和輸出低電平之間切換也有同樣的問題。用戶必須選擇高阻態(tài)({DDxn,PORTxn} = 0b00)或輸出高電平({DDxn,PORTxn} = 0b10)作為中間步驟。端口的第二功能（1）端口A的第二功能。如果端口A的部分引腳置為輸出，當(dāng)轉(zhuǎn)換時(shí)不能切換，否則會(huì)影響轉(zhuǎn)換結(jié)果。端口引腳第二功能PA7ADC7 (ADC 輸入通道7)PA6ADC6 (ADC 輸入通道6)PA5ADC5 (ADC 輸入通道5)PA4ADC4 (ADC 輸入通道4)PA3ADC3 (ADC 輸入通道3)PA2ADC2 (ADC 輸入通道2)PA1ADC1 (ADC 輸入通道1)PA0ADC0 (ADC 輸入通道0)（2）端口B的第二功能引腳配置如下：? SCK–端口B,Bit7SCK：SPI通道的主機(jī)時(shí)鐘輸出，從機(jī)時(shí)鐘輸入端口。工作于從機(jī)模式時(shí)，不論DDB7設(shè)置如何，這個(gè)引腳都將設(shè)置為輸入。工作于主機(jī)模式時(shí)，這個(gè)引腳的數(shù)據(jù)方向由DDB7控制。設(shè)置為輸入后，上拉電阻由PORTB7控制。? MISO–端口B,Bit6MISO：SPI通道的主機(jī)數(shù)據(jù)輸入，從機(jī)數(shù)據(jù)輸出端口。工作于主機(jī)模式時(shí)，不論DDB6設(shè)置如何，這個(gè)引腳都將設(shè)置為輸入。工作于從機(jī)模式時(shí)，這個(gè)引腳的數(shù)據(jù)方向由DDB6控制。設(shè)置為輸入后，上拉電阻由PORTB6控制。 端口B的第二功能端口引腳第二功能PB7SCK (SPI 總線的串行時(shí)鐘)PB6MISO (SPI 總線的主機(jī)輸入/從機(jī)輸出信號(hào))PB5MOSI (SPI 總線的主機(jī)輸出/從機(jī)輸入信號(hào))PB4SS (SPI 從機(jī)選擇引腳)PB3AIN1 (模擬比較負(fù)輸入)OC0 (T/C0輸出比較匹配輸出)PB2AIN0 ( 模擬比較正輸入)INT2 (外部中斷2輸入)PB1T1 (T/C1 外部計(jì)數(shù)器輸入)PB0T0 (T/C0 外部計(jì)數(shù)器輸入)XCK(USART 外部時(shí)鐘輸入/輸出)? MOSI–端口B,Bit5MOSI：SPI通道的主機(jī)數(shù)據(jù)輸出，從機(jī)數(shù)據(jù)輸入端口。工作于從機(jī)模式時(shí)，不論DDB5設(shè)置如何，這個(gè)引腳都將設(shè)置為輸入。當(dāng)工作于主機(jī)模式時(shí)，這個(gè)引腳的數(shù)據(jù)方向由DDB5控制。設(shè)置為輸入后，上拉電阻由PORTB5控制。? SS–端口B,Bit4SS：從機(jī)選擇輸入。工作于從機(jī)模式時(shí)，不論DDB4設(shè)置如何，這個(gè)引腳都將設(shè)置為輸入。當(dāng)此引腳為低時(shí)SPI 被激活。工作于主機(jī)模式時(shí)，這個(gè)引腳的數(shù)據(jù)方向由DDB4控制。設(shè)置為輸入后，上拉電阻由PORTB4控制。? AIN1/OC0–端口B,Bit3AIN1，模擬比較負(fù)輸入。配置該引腳為輸入時(shí)，切斷內(nèi)部上拉電阻，防止數(shù)字端口功能與模擬比較器功能相沖突。OC0，輸出比較匹配輸出：PB3引腳可作為T/C0比較匹配的外部輸出。實(shí)現(xiàn)該功能時(shí)，PB3引腳必須配置為輸出(設(shè)DDB3為1)。在PWM模式的定時(shí)功能中，OC0引腳作為輸出。? AIN0/INT2–端口B,Bit2AIN0，模擬比較正輸入。配置該引腳為輸入時(shí)，切斷內(nèi)部上拉電阻，防止數(shù)字端口功能與模擬比較器功能相沖突。INT2，外部中斷源2：PB2引腳作為MCU的外部中斷源。? T1–端口B,Bit1T1，T/C1計(jì)數(shù)器源。? T0/XCK–端口B,Bit0T0，T/C0計(jì)數(shù)器源。XCK，USART外部時(shí)鐘。數(shù)據(jù)方向寄存器(DDB0)控制時(shí)鐘為輸出(DDB0置位)還是輸入(DDB0 清零)。只有當(dāng)USART工作在同步模式時(shí)，XCK引腳激活。（3）端口C的第二功能。若JTAG接口使能，即使出現(xiàn)復(fù)位，引腳PC5(TDI)、PC3(TMS)與PC2(TCK)的上拉電阻將被激活。 端口C的第二功能端口引腳第二功能PC7TOSC2 ( 定時(shí)振蕩器引腳2)PC6TOSC1 ( 定時(shí)振蕩器引腳1)PC5TDI (JTAG 測(cè)試數(shù)據(jù)輸入)PC4TDO (JTAG 測(cè)試數(shù)據(jù)輸出)PC3TMS (JTAG 測(cè)試模式選擇)PC2TCK (JTAG 測(cè)試時(shí)鐘)PC1SDA ( 兩線串行總線數(shù)據(jù)輸入/ 輸出線)PC0SCL ( 兩線串行總線時(shí)鐘線)第二功能配置如下：? TOSC2–端口C,Bit7TOSC2，定時(shí)振蕩器引腳2：當(dāng)寄存器ASSR 的AS2 位置1，使能T/C2的異步時(shí)鐘，引腳PC7 與端口斷開，成為振蕩器放大器的反向輸出。在這種模式下，晶體振蕩器與該引腳相聯(lián)，該引腳不能作為I/O 引腳。? TOSC1–端口C,Bit6TOSC1，定時(shí)振蕩器引腳1：當(dāng)寄存器ASSR 的AS2 位置1，使能T/C2的異步時(shí)鐘，引腳PC6與端口斷開，成為振蕩器放大器的反向輸出。在這種模式下，晶體振蕩器與該引腳相聯(lián)，該引腳不能作為I/O引腳。? TDI–端口C,Bit5TDI，JTAG測(cè)試數(shù)據(jù)輸入：串行輸入數(shù)據(jù)移入指令寄存器或數(shù)據(jù)寄存器(掃描鏈)。當(dāng)JTAG接口使能，該引腳不能作為I/O引腳。? TDO–端口C,Bit4TDO，JTAG測(cè)試數(shù)據(jù)輸入：串行輸入數(shù)據(jù)移入指令寄存器或數(shù)據(jù)寄存器(掃描鏈)。當(dāng)JTAG接口使能，該引腳不能作為I/O引腳。TD0引腳在除TAP狀態(tài)情況外為三態(tài)，進(jìn)入移出數(shù)據(jù)狀態(tài)。? TMS–端口C,Bit3TMS，JTAG測(cè)試模式選擇：該引腳作為TAP控制器狀態(tài)工具的定位。當(dāng)JTAG接口使能，該引腳不能作為I/O引腳。? TCK–端口C,Bit2TCK，JTAG測(cè)試時(shí)鐘：JTAG工作在同步模式下。當(dāng)JTAG接口使能，該引腳不能作為I/O引腳。? SDA–端口C,Bit1SDA，兩線串行接口數(shù)據(jù)：當(dāng)寄存器TWCR的TWEN位置1使能兩線串行接口，引腳PC1不與端口相聯(lián)，且成為兩線串行接口的串行數(shù)據(jù)I/O引腳。在該模式下，在引腳處使用窄帶濾波器抑制低于50ns的輸入信號(hào)，且該引腳由斜率限制的開漏驅(qū)動(dòng)器驅(qū)動(dòng)。當(dāng)該引腳使用兩線串行接口，仍可由PORTC1位控制上拉。? SCL–端口C,Bit0SCL，兩線串行接口時(shí)鐘：當(dāng)TWCR寄存器的TWEN位置1使能兩線串行接口，引腳PC0未與端口連接，成為兩線串行接口的串行時(shí)鐘I/O引腳。在該模式下，在引腳處使用窄帶濾波器抑制低于50ns的輸入信號(hào)，且該引腳由斜率限制的開漏驅(qū)動(dòng)器驅(qū)動(dòng)。當(dāng)該引腳使用兩線串行接口，仍可由PORTC0位控制上拉。（4）端口D的第二功能 端口D的第二功能端口引腳第二功能PD7OC2 (T/C2 輸出比較匹配輸出)PD6ICP1 (T/C1 輸入捕捉引腳)PD5OC1A (T/C1 輸出比較A 匹配輸出)PD4OC1B (T/C1 輸出比較B 匹配輸出 )PD3INT1 ( 外部中斷1 的輸入)PD2INT0 ( 外部中斷0 的輸入)PD1TXD (USART 輸出引腳)PD0RXD (USART 輸入引腳)第二功能配置如下：? OC2–端口D,Bit7OC2，T/C2輸出比較匹配輸出：PD7引腳作為T/C2輸出比較外部輸入。在該功能下引腳作為輸出(DDD7置1)。在PWM模式的定時(shí)器功能中，OC2引腳作為輸出。? ICP1–端口D,Bit6ICP1–輸入捕捉引腳：PD6 作為T/C1 的輸入捕捉引腳。? OC1A–端口D,Bit5OC1A，T/C2輸出比較匹配A輸出：PD5引腳作為T/C1輸出比較A外部輸入。在該功能下引腳作為輸出(DDD5 置1)。在PWM 模式的定時(shí)器功能中，OC1A引腳作為輸出。? OC1B–端口D,Bit4OC1B，T/C1輸出比較匹配B輸出：PD4引腳作為T/C1輸出比較B外部輸入。在該功能下引腳作為輸出(DDD4置1)。在PWM模式的定時(shí)器功能中，OC1B引腳作為輸出。? INT1–端口D,Bit3INT1，外部中斷1。PD3引腳作為MCU的外部中斷源。? INT0–端口D,Bit2INT0，外部中斷0。PD2引腳作為MCU的外部中斷源。? TXD–端口D,Bit1TXD是USART的數(shù)據(jù)發(fā)送引腳。當(dāng)使能了USART的發(fā)送器后，這個(gè)引腳被強(qiáng)制設(shè)置為輸出，此時(shí)DDD1不起作用。? RXD–端口D,Bit0RXD是USART的數(shù)據(jù)接收引腳。當(dāng)使能了USART的接收器后，這個(gè)引腳被強(qiáng)制設(shè)置為輸出，此時(shí)DDD0不起作用。但是PORTD0仍然控制上拉電阻 復(fù)位電路復(fù)位時(shí)所有的I/O寄存器都被設(shè)置為初始值，程序從復(fù)位向量處開始執(zhí)行。復(fù)位向量處的指令必須是絕對(duì)跳轉(zhuǎn)JMP指令，以使程序跳轉(zhuǎn)到復(fù)位處理例程。如果程序永遠(yuǎn)不利用中斷功能，中斷向量可以由一般的程序代碼所覆蓋。這個(gè)處理方法同樣適用于當(dāng)復(fù)位向量位于應(yīng)用程序區(qū)，中斷向量位于Boot區(qū)—或者反過來—的時(shí)候。復(fù)位源有效時(shí)I/O端口立即復(fù)位為初始值。此時(shí)不要求任何時(shí)鐘處于正常運(yùn)行狀態(tài)。所有的復(fù)位信號(hào)消失之后，芯片內(nèi)部的一個(gè)延遲計(jì)數(shù)器被激活，將內(nèi)部復(fù)位的時(shí)間延長(zhǎng)。這種處理方式使得在MCU正常工作之前有一定的時(shí)間讓電源達(dá)到穩(wěn)定的電平。延遲計(jì)數(shù)器的溢出時(shí)間通過熔絲位SUT與CKSEL設(shè)定。 復(fù)位邏輯的電路圖ATmega16有5個(gè)復(fù)位源：(1)上電復(fù)位。電源電壓低于上電復(fù)位門限VPOT時(shí)，MCU復(fù)位。(2)外部復(fù)位。引腳RESET上的低電平持續(xù)時(shí)間大于最小脈沖寬度時(shí)MCU復(fù)位。(3)看門狗復(fù)位?？撮T狗使能并且看門狗定時(shí)器溢出時(shí)復(fù)位發(fā)生。(4)掉電檢測(cè)復(fù)位。掉電檢測(cè)復(fù)位功能使能，且電源電壓低于掉電檢測(cè)復(fù)位門限VBOT時(shí)MCU即復(fù)位。(5)JTAG AVR復(fù)位。復(fù)位寄存器為1時(shí)MCU復(fù)位。 時(shí)鐘電路AVR的主要時(shí)鐘系統(tǒng)及其分布。這些時(shí)鐘并不需要同時(shí)工作。為了降低功耗，可以通過使用不同的睡眠模式來禁止無需工作的模塊的時(shí)鐘。：時(shí)鐘分布 時(shí)鐘分布（1）CPU時(shí)鐘－CPU時(shí)鐘與操作AVR內(nèi)核的子系統(tǒng)相連，如通用寄存器文件、狀態(tài)寄存器及保存堆棧指針的數(shù)據(jù)存儲(chǔ)器。終止CPU時(shí)鐘將使內(nèi)核停止工作和計(jì)算。（2）I/O時(shí)鐘－I/O時(shí)鐘用于主要的I/O模塊，如定時(shí)器/計(jì)數(shù)器、SPI和USART。I/O時(shí)鐘還用于外部中斷模塊。要注意的是有些外部中斷由異步邏輯檢測(cè)，因此即使I/O時(shí)鐘停止了這些中斷仍然可以得到監(jiān)控。此外，USI模塊的起始條件檢測(cè)在沒有I/O的情況下也是異步實(shí)現(xiàn)的，使得這個(gè)功能在任何睡眠模式下都可以正常工作。（3）Flash時(shí)鐘－FLASH時(shí)鐘控制Flash接口的操作。此時(shí)鐘通常與CPU時(shí)鐘同時(shí)掛起或激活。（4）異步定時(shí)器時(shí)鐘－ASY異步定時(shí)器時(shí)鐘允許異步定時(shí)器/計(jì)數(shù)器與LCD控制器直接由外部32kHz時(shí)鐘晶體驅(qū)動(dòng)。使得此定時(shí)器/計(jì)數(shù)器即使在睡眠模式下仍然可以為系統(tǒng)提供一個(gè)實(shí)時(shí)時(shí)鐘。（5）ADC時(shí)鐘－ADC具有專門的時(shí)鐘。這樣可以在ADC工作的時(shí)候停止CPU和I/O時(shí)鐘以降低數(shù)字電路產(chǎn)生的噪聲，從而提高ADC轉(zhuǎn)換精度。時(shí)鐘源ATmega16芯片有如下幾種通過Flash熔絲位進(jìn)行選擇的時(shí)鐘源。時(shí)鐘輸入到AVR時(shí)鐘發(fā)生器，再分配到相應(yīng)的模塊。本設(shè)計(jì)使用晶體振蕩器：XTAL1與XTAL2分別為用作片內(nèi)振蕩器的反向放大器的輸入和輸出，這個(gè)振蕩器可以使用石英晶體，也可以使用陶瓷諧振器。熔絲位CKOPT用來選擇這兩種放大器模式的其中之一。當(dāng)CKOPT被編程時(shí)振蕩器在輸出引腳產(chǎn)生滿幅度的振蕩。這種模式適合于噪聲環(huán)境，以及需要通過XTAL2驅(qū)動(dòng)第二個(gè)時(shí)鐘緩沖器的情況。而且這種模式的頻率范圍比較寬。當(dāng)保持CKOPT為未編程狀態(tài)時(shí)，振蕩器的輸出信號(hào)幅度比較小。 時(shí)鐘源選擇器件時(shí)鐘選擇外部晶體/陶瓷振蕩器11111010外部低頻晶振1001外部RC振蕩器10000101標(biāo)定的內(nèi)部RC振蕩器01000001外部時(shí)鐘0000其優(yōu)點(diǎn)是大大降低了功耗，但是頻率范圍比較窄，而且不能驅(qū)動(dòng)其他時(shí)鐘緩沖器。晶體振蕩器連接圖 晶體振蕩器連接圖振蕩器工作模式振蕩器可以工作于三種不同的模式，每一種都有一個(gè)優(yōu)化的頻率范圍。工作模式通過熔絲位CKSEL3..1來選擇。CKOPTCKSEL3..1頻率范圍 (MHz)使用晶體時(shí)電容C1 和C2 的推薦范圍(pF)1101(1) –1110 12 221111 12 220101, 110, 111 12 223 直流電機(jī)控制系統(tǒng)硬件設(shè)計(jì)ATmega16直流電機(jī)控制系統(tǒng)硬件設(shè)計(jì)主要包括以下幾個(gè)方面的內(nèi)容：接口電路，LMD18200驅(qū)動(dòng)電路，串行通信接口電路，時(shí)鐘電路