【文章內(nèi)容簡(jiǎn)介】 單板上的屏蔽實(shí)體包括變壓器、傳感器、放大器、DC/DC 模塊等。更大的涉及單板間、子架、機(jī)架的屏蔽。靜電屏蔽不要求屏蔽體是封閉的，只要求高電導(dǎo)率材料和接地兩點(diǎn)。電磁屏蔽不要求接地，但要求感應(yīng)電流在上有通路，故必須閉合。磁屏蔽要求高磁導(dǎo)率的材料做封閉的屏蔽體，為了讓渦流產(chǎn)生的磁通和干擾產(chǎn)生的磁通相消達(dá)到吸收的目的，對(duì)材料有厚度的要求。高頻情況下，三者可以統(tǒng)一，即用高電導(dǎo)率材料(如銅)封閉并接地。對(duì)低頻，高電導(dǎo)率的材料吸收衰減少，對(duì)磁場(chǎng)屏蔽效果不好，需采用高磁導(dǎo)率的材料(如鍍鋅鐵)。入射反射發(fā)射屏蔽材料吸收區(qū)域 17 / 158磁場(chǎng)屏蔽還取決于厚度、幾何形狀、孔洞的最大線性尺寸。磁耦合感應(yīng)的噪聲電壓 UN＝＝ 1，(A 為電路 2 閉合環(huán)路時(shí)面積；B 為磁通密度；M 為互感；I 1為干擾電路的電流。降低噪聲電壓，有兩個(gè)途徑，對(duì)接收電路而言，B、A 和 COS0 必須減?。粚?duì)干擾源而言，M 和 I1必須減小。雙絞線是個(gè)很好例子。它大大減小電路的環(huán)路面積，并同時(shí)在絞合的另一根芯線上產(chǎn)生相反的電動(dòng)勢(shì)。防止電磁泄露的經(jīng)驗(yàn)公式：縫隙尺寸 λmin/20。好的電纜屏蔽層覆視率應(yīng)為 70％以上。五、接地300KHz 以下一般單點(diǎn)接地，以上多點(diǎn)接地，混合接地頻率范圍50KHz～10MHz。另一種分法是： 單點(diǎn)接地； 多點(diǎn)接地。好的接地方式：樹形接地信號(hào)電路屏蔽罩的接地。 接地點(diǎn)選在放大器等輸出端的地線上。對(duì)電纜屏蔽層，L 時(shí)，一般均在輸出端單點(diǎn)接地。L時(shí)，則采用多點(diǎn)接地，一般屏蔽層按 或 間隔接地。混合接地時(shí)，一端屏蔽層接地，一端通過電容接地。對(duì)于射頻電路接地，要求接地線盡量要短或者根本不用接線而實(shí)現(xiàn)接地。21 3信號(hào)地電源地多點(diǎn)接地。多級(jí)電路的接地選擇告近低電平端并按信號(hào)由小到大逐步移動(dòng)的原則。單點(diǎn)接地 18 / 158最好的接地線是扁平銅編織帶。當(dāng)?shù)鼐€長(zhǎng)度是 λ/4 波長(zhǎng)的奇數(shù)倍時(shí)，阻抗會(huì)很高，同時(shí)相當(dāng) λ/4 天線，向外輻射干擾信號(hào)。單板內(nèi)數(shù)字地、模擬地有多個(gè)，只允許提供一個(gè)共地點(diǎn)。接地還包括當(dāng)用導(dǎo)線作電源回線、搭接等內(nèi)容。六、濾波選擇 EMI 信號(hào)濾波器濾除導(dǎo)線上工作不需要的高頻干擾成份，解決高頻電磁輻射與接收干擾。它要保證良好接地。分線路板安裝濾波器、貫通濾波器、連接器濾波器。從電路形式分，有單電容型、單電感型、L 型、π 型。π 型濾波器通帶到阻帶的過渡性能最好，最能保證工作信號(hào)質(zhì)量。一個(gè)典型信號(hào)的頻譜：選擇交直流電源濾波器抑制內(nèi)外電源線上的傳導(dǎo)和輻射干擾，既防止Tt r－20dB/decade－40dB/decade 1f2= πt r 1f1= πττA傅里葉變換 19 / 158EMI 進(jìn)入電網(wǎng)，危害其它電路，又保護(hù)設(shè)備自身。它不衰減工頻功率。DM(差摸)干擾在頻率 1MHz 時(shí)占主導(dǎo)地位。CM 在 1MHz 時(shí)，占主導(dǎo)地位。使用鐵氧體磁珠安裝在元件的引線上，用作高頻電路的去耦，濾波以及寄生振蕩的抑制。盡可能對(duì)芯片的電源去耦(1100nF)，對(duì)進(jìn)入板極的直流電源及穩(wěn)壓器和 DC/DC 轉(zhuǎn)換器的輸出進(jìn)行濾波(uF)。Cmin≈△I△t/△Vmax △Vmax 一般取 2％的干擾電平。注意減小電容引線電感，提高諧振頻率，高頻應(yīng)用時(shí)甚至可以采取四芯電容。電容的選取是非常講究的問題，也是單板 EMC 控制的手段。七、其它單板的干擾抑制涉及的面很廣，從傳輸線的阻抗匹配到元器件的 EMC 控制，從生產(chǎn)工藝到扎線方法，從編碼技術(shù)到軟件抗干擾等。一個(gè)機(jī)器的孕育及誕生實(shí)際上是 EMC 工程。最主要需要工程師們?cè)O(shè)計(jì)中注入 EMC 意識(shí)。第二節(jié) 可編程器件的使用167。 FPGA 產(chǎn)品性能和技術(shù)參數(shù)一、FPGA 概念： 用戶現(xiàn)場(chǎng)可編程門陣列——FPGA 器件（Field Programmable Gate Array）是八十年代中期出現(xiàn)的新概念，是一種可由用戶自行定義配置的高容量密度的專用集成電路（ASIC） 。FPGA 概念由美國(guó) Xilinx 公司首創(chuàng)，成為九十年代集成電路產(chǎn)業(yè)銷售額增長(zhǎng)速率最快的產(chǎn)品。去耦環(huán)路芯片Zp ZL較大電源分配環(huán)路 20 / 158 與 EPLD 器件（Erasable Programmable Logic Devices)相比，F(xiàn)PGA 主要具有下述特點(diǎn)：1）EPLD 器件為邏輯塊級(jí)可編程，而 FPGA 為邏輯門級(jí)可編程。 EPLD 器件由不同個(gè)數(shù)的宏單元（Macrocell）組合而成，宏單元作為一個(gè)整體，其內(nèi)部連線相對(duì)固定，因此其編程靈活性及邏輯容量均受到限制。FPGA 為門級(jí)可編程，其編程靈活性與內(nèi)部邏輯容量遠(yuǎn)大于 EPLD。2）FPGA 器件集成度高，陣列引腳數(shù)多，功耗低。3）FPGA 器件具有用戶現(xiàn)場(chǎng)可編程的優(yōu)越特性。 由于 FPGA 的現(xiàn)場(chǎng)可編程特性，其在線的電路調(diào)試與修改不須將 FPGA 從電路板中取出，因此能以多種封裝形式（如 PQFP、TQFP、BGA 等）減小體積，增加引腳數(shù)量。而 EPLD 須用專門的編程器擦寫，因而通常為 PLCC 封裝，體積大，引腳相對(duì)較少。4）EPLD 器件為 EPROMbase 而 FPGA 為 SRAMbase。5）與 EPLD 器件相比較，F(xiàn)PGA 的時(shí)延較難控制。二、FPGA 的基本結(jié)構(gòu)與基本工作原理：FPGA 的組成與結(jié)構(gòu)： CLB:Configurable Logic Block IOB:Input/Output Block PIC:Programmable Interconnect SRAM 陣列 內(nèi)部晶體振蕩器FPGA 的結(jié)構(gòu)特點(diǎn)：1）FPGA 內(nèi)部為邏輯單元陣列（LCA：Logic Cell Array）結(jié)構(gòu)： 在 FPGA 中，CLB 作為邏輯組件的基本單元，通過一定的內(nèi)部連線連接在一起以綜合陣列中的邏輯功能，形成 LCA 結(jié)構(gòu)。CLB 為門級(jí)結(jié)構(gòu)，但 LCA 對(duì)用戶而言表現(xiàn)為邏輯塊的特性，使得 LCA 具有一個(gè)極強(qiáng)的邏輯解來實(shí)現(xiàn)優(yōu)化的高密度門陣列。2）FPGA 內(nèi)部邏輯功能的配置是基于內(nèi)部陣列分布的 SRAM 原理： FPGA 器件的編程實(shí)現(xiàn)，實(shí)際上是由加載于其內(nèi)部陣列分部的 SRAM 上的配置數(shù)據(jù)決定和控制各個(gè) CLB、IOB 的邏輯功能及 PIC 之間的互連關(guān)系。因此，允許 LCA 靠簡(jiǎn)單的加載新的數(shù)據(jù)進(jìn)行配置 SRAM 單元，從而實(shí)現(xiàn)芯片新的邏輯配置。通過加載不同的配置數(shù)據(jù)，芯片邏輯功能可不斷更新，反復(fù)使用。FPGA 的基本工作原理：1）FPGA 的工作模式： FPGA 的工作模式有主動(dòng)模式、周邊模式和從動(dòng)模式三種。不同的工作模式可通過模式選擇控制位來控制。 21 / 158A、主動(dòng)模式： 在主動(dòng)模式下，LCA 自動(dòng)地從外部 PROM 或 EPROM 加載配置的程序數(shù)據(jù)。主動(dòng)模式又可分類如下： 主動(dòng)并行低地址模式 主動(dòng)并行模式 主動(dòng)并行高地址模式 主動(dòng)串行模式 并行模式中，在相應(yīng)的時(shí)鐘控制下，配置數(shù)據(jù)并行地進(jìn)入 FPGA 器件，在內(nèi)部再變成串行。為了能使 LCA 與其它器件分享外部存儲(chǔ)器，占用不同的地址段，LCA 在主動(dòng)并行模式下提供高、低地址兩種模式，使得 LCA 按不同的順序產(chǎn)生地址信號(hào)。其中高地址模式是從高地址向低地址讀數(shù)，低地址模式是從低地址向高地址讀數(shù)。 串行模式中，在相應(yīng)的時(shí)鐘信號(hào)控制下，配置數(shù)據(jù)串行地由外部的 PROM 器件進(jìn)入 LCA的內(nèi)部存儲(chǔ)區(qū)。 當(dāng)單片 FPGA 不足以定義數(shù)字系統(tǒng)完整的邏輯功能時(shí)，可以采用多個(gè) FPGA 芯片，以一定的格式相互連接，分部定義，從而總合地完成整個(gè)系統(tǒng)的功能。這種鏈連的電路方式構(gòu)成菊花鏈。在這種情況下，第一片 FPGA 應(yīng)選擇主動(dòng)模式，作為其它鏈連的 FPGA 的數(shù)據(jù)源且控制從動(dòng)器件。B、周邊模式： 周邊模式提供一個(gè)簡(jiǎn)單的接口，通過該接口，F(xiàn)PGA 器件可作為一個(gè)周邊設(shè)備，由微處理器直接加載配置，數(shù)據(jù)以串行方式輸入 FPGA。當(dāng)系統(tǒng)使用多個(gè) FPGA 器件時(shí)，每個(gè)器件可選定微處理器數(shù)據(jù)總線的一個(gè)數(shù)據(jù)位，這樣多個(gè)器件就可在微處理器每一個(gè)寫周期同時(shí)加載，這種“寬邊”加載方法提供了一個(gè)非常簡(jiǎn)單而又高效的多器件同時(shí)加載的實(shí)現(xiàn)途徑。C、從動(dòng)模式： 處于從動(dòng)模式的 FPGA，在加載過程中數(shù)據(jù)及與其同步的時(shí)鐘均由外部電路提供。通常，從動(dòng)模式用于對(duì)菊花鏈上的后接器件的配置，每個(gè)從器件的數(shù)據(jù)均由鏈上的上一個(gè)器件提供，時(shí)鐘由首器件提供。2）FPGA 的工作原理： FPGA 設(shè)計(jì)的主要目的在于實(shí)現(xiàn)應(yīng)用系統(tǒng)的邏輯設(shè)計(jì)，通過相應(yīng)的 FPGA 開發(fā)系統(tǒng)將邏輯關(guān)系轉(zhuǎn)換成一定格式的 FPGA 芯片配置數(shù)據(jù)，并基于一定的配置工作模式，將數(shù)據(jù)配置于芯片內(nèi)部的 SRAM 點(diǎn)陣，從而使芯片成為具有一定邏輯功能的單片系統(tǒng)。 FPGA 的工作模式由模式配置引腳 M0、MM2 配置，系統(tǒng)上電后 LCA 自動(dòng)開始進(jìn)行初始化操作，通過復(fù)位 FPGA，系統(tǒng)首先清除 LCA 芯片內(nèi)部的 SRAM 存儲(chǔ)器，作好配置準(zhǔn)備。當(dāng) LCA 被初始化并正確判斷其配置模式后，配置數(shù)據(jù)開始被加載。在數(shù)據(jù)配置過程中，配 22 / 158置數(shù)據(jù)以固定的格式傳輸，數(shù)據(jù)流均由一串行引導(dǎo)數(shù)據(jù)引導(dǎo)，且配置數(shù)據(jù)按幀傳輸。數(shù)據(jù)在 LCA 內(nèi)部串行并轉(zhuǎn)換成數(shù)據(jù)字，然后被并行地寫入內(nèi)部配置存儲(chǔ)器陣列。在多個(gè) LCA 器件菊花鏈接時(shí)，當(dāng)?shù)谝粋€(gè)器件配置數(shù)據(jù)加載完畢，其 DOUT 輸出將繼續(xù)允許其它數(shù)據(jù)通過并加載于下一個(gè)器件。數(shù)據(jù)加載完成后，F(xiàn)PGA 從數(shù)據(jù)配置向用戶定義的邏輯功能與操作轉(zhuǎn)移，系統(tǒng)啟動(dòng)并開始工作，此時(shí)，系統(tǒng)完成從一個(gè)時(shí)鐘方式向另一個(gè)時(shí)鐘方式的轉(zhuǎn)變，同時(shí)完成從多數(shù)輸出是三態(tài)的并行或串行配置數(shù)據(jù)的界面向由用戶系統(tǒng)激活的 I/O 引腳的正常操作的轉(zhuǎn)變。167。 FPGA 的開發(fā)工具的使用：一 FPGA 開發(fā)系統(tǒng) 在 PC 機(jī)用戶的 XILINX FPGA 開發(fā)系統(tǒng)之中，目前主要采用 Viewlogic 的 和 ALDEC 的 Foundation Series。XACTstep 的設(shè)計(jì)流程如下： Design Entry Prosim Prowave 功能仿真 XACTstep Prosim Prowave 時(shí)序仿真 Download 首先在 Design Entry 作原理圖輸入，原理圖完成后可由 Prosim 作功能仿真并通過Prowave 顯示仿真波形，亦可在原理圖完成后直接進(jìn)入 XACTstep，將原理圖轉(zhuǎn)換成為XILINX FPGA 的網(wǎng)表格式，進(jìn)行邏輯優(yōu)化、布局、布線。布線生成 LCA 文件或 BIT 文件后即可通過專用的 FPGA 加載電纜將配置數(shù)據(jù)下載到芯片進(jìn)行調(diào)試，亦可先通過 Prosim 與Prowave 作布線完成后的時(shí)序仿真，調(diào)整時(shí)序后再下載配置數(shù)據(jù)文件。二、FPGA 芯片的容量與指標(biāo)： 下表給出 XILINX FPGA 最常用的 XC3000、XC4000 系列的參數(shù)： 23 / 158 Device Gates CLBs IOBs FlipFlops XC3120 10001500 64 64 256 XC3130 15002022 100 80 360 XC3142 20223000 144 96 480 XC3164 35004000 224 120 688 XC3190 50006000 320 144 928 XC3195 65007500 484 176 1320 表一 XC3000 系列的邏輯容量 Device Gates CLBs IOBs FlipFlopsXC4002A 2022 64 64 256XC4003A 3000 100 80 360XC4003/H 3000 100 80/160 360/300XC4004A 4000 144 96 480XC4005A 5000 196 112 616XC4005/H 5000 196 112/192 616/392XC4006 6000 256 128 768XC4008 8000 324 144 936XC4010/D 10000 400 160 1120XC4013/D 13000 576