硬件描述語言hdl的現(xiàn)狀與發(fā)展(編輯修改稿)
2025-07-26 03:57 本頁面
【文章內(nèi)容簡介】 展?；赩erilog HDL的優(yōu)越性，IEEE于1995年制定了Verilog HDL的IEEE標準，即Verilog HDL 13641995；2001年發(fā)布了Verilog HDL 13642001標準。在這個標準中，加入了Verilog HDLA標準，使Verilog有了模擬設計描述的能力。 Superlog 開發(fā)一種新的硬件設計語言，總是有些冒險，而且未必能夠利用原來對硬件開發(fā)的經(jīng)驗。能不能在原有硬件描述語言的基礎上，結(jié)合高級語言C、C++甚至Java等語言的特點，進行擴展，達到一種新的系統(tǒng)級設計語言標準呢? Superlog就是在這樣的背景下研制開發(fā)的系統(tǒng)級硬件描述語言。Verilog語言的首創(chuàng)者Phil Moorby和Peter Flake等硬件描述語言專家，在一家叫CoDesign Automation的EDA公司進行合作，開始對Verilog進行擴展研究。1999年，CoDesign公司發(fā)布了SUPERLOGTM系統(tǒng)設計語言，同時發(fā)布了兩個開發(fā)工具：SYSTEMSIMTM和SYSTEMEXTM。一個用于系統(tǒng)級開發(fā)，一個用于高級驗證。2001年，CoDesign公司向電子產(chǎn)業(yè)標準化組織Accellera發(fā)布了SUPERLOG擴展綜合子集ESS，這樣它就可以在今天Verilog語言的RTL級綜合子集的基礎上，提供更多級別的硬件綜合抽象級，為各種系統(tǒng)級的EDA軟件工具所利用。 至今為止，已超過15家芯片設計公司用Superlog來進行芯片設計和硬件開發(fā)。Superlog是一種具有良好前景的系統(tǒng)級硬件描述語言。但是不久前，由于整個IT產(chǎn)業(yè)的滑坡，EDA公司進行大的整合，CoDesign公司被Synopsys公司兼并，形勢又變得撲朔迷離。 SystemC 隨著半導體技術(shù)的迅猛發(fā)展，SoC已經(jīng)成為當今集成電路設計的發(fā)展方向。在系統(tǒng)芯片的各個設計中，像系統(tǒng)定義、軟硬件劃分、設計實現(xiàn)等，集成電路設計界一直在考慮如何滿足SoC的設計要求，一直在尋找一種能同時實現(xiàn)較高層次的軟件和硬件描述的系統(tǒng)級設計語言。 SystemC正是在這種情況下，由Synopsys公司和CoWare公司積極響應目前各方對系統(tǒng)級設計語言的需求而合作開發(fā)的。1999年9月27日，40多家世界著名的EDA公司、IP公司、半導體公司和嵌入式軟件公司宣布成立“開放式SystemC聯(lián)盟”。著名公司Cadence也于2001年加入了SystemC聯(lián)盟。3 各種HDL語言的體系結(jié)構(gòu)和設計方法 SystemC 所有的SystemC都是基于C++的；圖1中的上層構(gòu)架都是很明確地建立在下層的基礎上；SystemC內(nèi)核提供一個用于系統(tǒng)體系結(jié)構(gòu)、并行、通信和同步時鐘描述的模塊；完全支持內(nèi)核描繪以外的數(shù)據(jù)類型、用戶定義數(shù)據(jù)類型；通常的通信方式，如信號、FIFO，都可以在內(nèi)核的基礎上建立，經(jīng)常使用的計算模塊也可以在內(nèi)核基礎上建立；如果需要，圖1中較低層的內(nèi)容不依賴上層就可以直接使用?！ 嶋H使用中，SystemC由一組描述類庫和一個包含仿真核的庫組成。在用戶的描述程序中，必須包括相應的類庫，可以通過通常的ANSI C++編譯器編譯該程序。SystemC提供了軟件、硬件和系統(tǒng)模塊。用戶可以在不同的層次
規(guī)章制度相關(guān)推薦
鄂ICP備17016276號-1