基于vhdl的8位十進(jìn)制頻率計(jì)設(shè)計(jì)(編輯修改稿)
2024-12-13 21:37 本頁(yè)面
【文章內(nèi)容簡(jiǎn)介】 。 CLR_CNT 信號(hào)用于在每次測(cè)量開(kāi)始時(shí)，對(duì)計(jì)數(shù)器進(jìn)行復(fù)位，以清除上次測(cè)量的結(jié)果，該復(fù)位信號(hào)高電平有效，持續(xù)半個(gè)時(shí)鐘周期的時(shí)間。 EN 為計(jì)數(shù)允許信號(hào)，在 EN 信號(hào)的上升沿時(shí)刻計(jì)數(shù)模塊開(kāi)始對(duì)輸入信號(hào)的頻率 進(jìn)行測(cè)量，測(cè)量時(shí)間恰為一個(gè)時(shí)鐘周期 (正好為單位時(shí)間 1s)，在此時(shí)間里被測(cè)信號(hào)的脈沖數(shù)進(jìn)行計(jì)數(shù)，即為信號(hào)的頻率。然后將值鎖存，并送到數(shù)碼管顯示出來(lái)。設(shè)置鎖存器的好處是使顯示的數(shù)據(jù)穩(wěn)定，不會(huì)由于周期性的清零信號(hào)而不斷閃爍。在每一次測(cè)量開(kāi)始時(shí)，都必須重新對(duì)計(jì)數(shù)器清 0。 測(cè)頻控制產(chǎn)生器如 下 圖 所示， 圖中 1HZDE CLK1 接 CNT,EN 為計(jì)數(shù)允許信號(hào)，接計(jì)數(shù)器 CNT10 的 ENA(此圖未畫(huà)出 )， CLR_CNT 信號(hào)用于在每次測(cè)量開(kāi)始時(shí)，對(duì)計(jì)數(shù)器進(jìn)行復(fù)位，接計(jì)數(shù)器 CNT10 的 CLR， LOAD 接鎖存器的 LOAD(此圖未畫(huà)出 )。 ② 鎖存器模塊 測(cè)量模塊測(cè)量完成后，在 load 信號(hào)的上升沿時(shí)刻將測(cè)量值鎖存到寄存器中，然后輸出到顯示模塊。鎖存器是起數(shù)據(jù)保持的作用，它將會(huì)把數(shù)據(jù)保存到下次觸發(fā)或復(fù)位。主要是主從觸發(fā)器組成的。用于存儲(chǔ)數(shù)據(jù)來(lái)進(jìn)行交換，使數(shù)據(jù)穩(wěn)定下來(lái)保持一段時(shí)間不變化，直到新的數(shù)據(jù)將其替換。 鎖存器 REGESTER 的封裝如下圖所示，圖中 load 接控制測(cè)頻產(chǎn)生器 FTRL的 load，而 DIN[31..0]接計(jì)數(shù)器 CNT10 的 CQ[3..0]， DOUT[31..0]接顯示器 seltime模塊 的 DIN[31..0]端。 ③ 掃描模塊 首先掃描模塊接一個(gè) clk 時(shí)鐘，頻率為 32768HZ， DIN[31…0] 接 REGESTER的 DOUT[31…0] ， SEL[2…0] 鎖存到 74LS138 譯碼器的三個(gè)引腳， 以便于讓數(shù)碼管顯示， daout[3…0] 接 deled 的 s[3…0] 端。 sel 為一個(gè) 7 進(jìn)制計(jì)數(shù)器，當(dāng) sel 為 000 時(shí)， daout 對(duì)應(yīng) 著輸入 din 的 0 到 3位，當(dāng) sel 為 001 時(shí)， daout 對(duì)應(yīng)著輸入 din 的 4 到 7 位，以此類(lèi)推，當(dāng) sel 為 111時(shí)， daout 對(duì)應(yīng) din 的 28 到 31 位。 5 seltime 模塊如下圖所示 sel 接線(xiàn)如右圖所示 ④ 顯示模塊 LED 有段碼和位碼之分，所謂段碼就是讓 LED 顯示出八位數(shù)據(jù)，一般情況下要通過(guò)一個(gè)譯碼電路，將輸入的 4 位 2 進(jìn)制數(shù)轉(zhuǎn)換為與 LED 顯示對(duì)應(yīng)的 8 位段碼。位碼也就是 LED 的顯示使能端，對(duì)于共陰級(jí)的 LED 而言，低電平使能。 在本設(shè)計(jì)中 位碼由掃描模塊的 sel 接至 74ls138 進(jìn)行譯碼 。 位碼由顯示模塊輸出。 例如：要讓 8 個(gè) LED 同時(shí)工作顯示數(shù)據(jù)，就是要不停的循環(huán)掃描每一個(gè)LED，并在使能每一個(gè) LED 的同時(shí)，輸入所需顯示的數(shù)據(jù)對(duì)應(yīng)的 8 位段碼。雖然 8 個(gè) LED 是依次顯示，但是受視覺(jué)分辨率的 影響，看到的現(xiàn)象是 8 個(gè) LED 同時(shí)工作。 Deled 模塊 如下 圖 所示。 s[3… 0]經(jīng)過(guò)譯碼對(duì)應(yīng)著一個(gè) 32 位的 dout，而 A 到G 分別對(duì)應(yīng) dout(0)至 dout(7)。 ⑤ 十進(jìn)制 計(jì)數(shù) 器 模塊 計(jì)數(shù)器模塊是由 8 個(gè)帶有異步清零端，進(jìn)位信號(hào)輸出的模為 10 的計(jì)數(shù)模塊級(jí)連而成。 它 有一時(shí)鐘使能輸入端 ENA，用于鎖定計(jì)數(shù)器。當(dāng)高電平計(jì)數(shù)允許，低電 平時(shí)計(jì)數(shù)禁止。計(jì)數(shù)器模塊用于對(duì)輸入信號(hào)的脈沖進(jìn)行計(jì)數(shù)，該模塊 有計(jì)數(shù)允許、異步清零等端口，以便于控制模塊對(duì)其進(jìn)行控制。 CNT10 如下圖所示 ，其中 CLR 為復(fù)位接 FCTRL 的 CLR_CNT 端， ENA 接FCTRL 的 EN 端， CQ[3..0]接鎖存器的 DOUT[31..0]端。 6 綜上，總電路設(shè)計(jì)圖如下所示： 7 仿真 控制模塊仿真 由圖可以看出 CLK 為一個(gè) 1HZ 的時(shí)鐘信號(hào)， EN 為 CLK 的二分頻， LOAD為 EN 的非， CLR_CNT 在 CLK 和 EN 都為低電平時(shí)，為高電平。 寄存器模塊仿真 由 上 圖 可以看出，當(dāng) RST 為高電平時(shí)， 32 位輸出 DOUT 立即全部置零，當(dāng)RST 為低電平時(shí)，在 LOAD 信號(hào)有上升沿時(shí)， DIN 將值賦給 DOUT。 掃描模塊仿真 由上
公司管理相關(guān)推薦
鄂ICP備17016276號(hào)-1