基于dsp最小應(yīng)用系統(tǒng)設(shè)計實現(xiàn)本科畢業(yè)論文(編輯修改稿)
2025-07-24 17:54 本頁面
【文章內(nèi)容簡介】 置為以下兩種模式：(1)PLL模式，輸入時鐘乘以一個l～31之間的常數(shù)。(2)DIV模式，輸入時鐘除以2或40。PLL有倍頻的功能，其輸出信號的頻率是輸入信號的頻率乘上一個倍數(shù)，正是PLL把外部基準(zhǔn)頻率變成多種頻率提供給不同的具體系統(tǒng)，以滿足各種應(yīng)用的需要。PLL受存儲器映射的時鐘模式寄存器CLKMD控制，復(fù)位后CLKMD的值根據(jù)DSP芯片三根輸入引腳CLKMD1～CLKMD3確定，從而確定DSP的工作時鐘。本方案中，外接晶體頻率為10MHz，為了得到倍頻系數(shù)10，需設(shè)置時鐘模式寄存器CLKMD的值為9007h，引腳CLKMDl～CLKMD3設(shè)計成001，則復(fù)位后C5402的工作頻率是101O=1OOMHz。圖33 時鐘電路C5402的存儲空間可達192K16bits，64K程序空間，64K數(shù)據(jù)空間，64KI/O空間。C5402片內(nèi)具有4K16bits的ROM和16K16bits的RAM。片內(nèi)ROM和RAM可以根據(jù)PMST寄存器中的DROM、OVLY來靈活設(shè)置，使其映像在程序空間和數(shù)據(jù)空間。程序空間和數(shù)據(jù)空間未被映像的部分和64K的I/O空間全部在片外，用片外存儲器來補充。在實際的應(yīng)用中，應(yīng)該根據(jù)程序量的大小來選擇作為片外空間的存儲芯片的容量，以免造成不必要的浪費，本文選擇IS61LV25616AL(256K16bits)作為程序存儲器的片外存儲芯片,選擇SST39LF200A(128K16bits)的Flash作為數(shù)據(jù)存儲器的片外存儲芯片，以實現(xiàn)自舉加載，使C5402自成獨立系統(tǒng)，圖34為硬件連接圖[11]。圖34 外部存儲器擴展電路圖IS61LV25616AL的工作電壓為3V～，可以直接與TMS320C5402接口連接，而不必再使用電壓接口芯片進行轉(zhuǎn)接，使硬件電路更為簡單。SST39LF200A是SST公司生產(chǎn)的Flash存儲器，其主要特點有：3V～，可使內(nèi)部產(chǎn)生高電壓進行編程和擦除操作；支持JEDEC單電源Flash存儲器標(biāo)準(zhǔn)；只需向其命令寄存器寫入標(biāo)準(zhǔn)的微處理器指令，具體編程、擦除操作由內(nèi)部嵌入的算法實現(xiàn)，并且可以通過查詢特定的引腳或數(shù)據(jù)線監(jiān)控操作是否完成；可以對任一扇區(qū)進行讀、寫或擦除操作，而不影響其它部分的數(shù)據(jù)[12]。 訪問存儲空間時，當(dāng)?shù)刂仿湓谄瑑?nèi)存儲區(qū)域內(nèi)，自動對這些區(qū)域進行訪問；當(dāng)?shù)刂仿湓谄鈪^(qū)域，自動訪問外部存儲器。使用片內(nèi)存儲器有三個優(yōu)點：高速執(zhí)行(不需要等待)，低開銷，低功耗，所以我們應(yīng)盡量使用片內(nèi)存儲器。 JTAG仿真接口電路在做實驗時，需要一個DSP仿真器，把在計算機上編譯并生成的執(zhí)行代碼下載到C5402芯片上，實現(xiàn)在線調(diào)試DSP硬件和軟件。仿真器有兩端接口，其中一端與計算機的并行口或USB口相連，這取決于仿真器的類型，另一端與DSP芯片的JTAG接口相連，這是一個14針的接口，其硬件連接如圖35所示[13]。圖 35 JTAG接口電路 第四章 系統(tǒng)軟件設(shè)計本章介紹系統(tǒng)軟件的實現(xiàn)方法。主要介紹了自舉加載器的設(shè)計。C5402的開發(fā)工具包括代碼生成和代碼調(diào)試工具兩大類。代碼生成工具是將源程序進行編譯、匯編并鏈接成可執(zhí)行程序。代碼調(diào)試工具是對可執(zhí)行程序進行調(diào)試，使其能夠達到預(yù)計目標(biāo)。CCS(Code Composer Studio)是TI公司推出的用于開發(fā)DSP芯片的集成開發(fā)環(huán)境，它采用Windows風(fēng)格界面，集編輯、編譯、鏈接、軟件仿真、硬件調(diào)試以及實時跟蹤等功能于一體，能完成DSP系統(tǒng)開發(fā)過程的各個環(huán)節(jié)，極大地方便了DSP芯片的開發(fā)與設(shè)計，是目前使用最為廣泛的DSP開發(fā)軟件之一。CCS有兩種工作模式，即：軟件仿真器模式和硬件在線編程模式；前者可以脫離DSP芯片，在PC機上模擬DSP的指令集和工作機制，主要用于前期算法實現(xiàn)和調(diào)試；后者可以實時運行在DSP芯片上，與硬件開發(fā)板相結(jié)合在線編程和調(diào)試應(yīng)用程序。CCS運行時的主窗口如圖41所示[2]。圖41 CCS運行界面 CCS的組成CCS的開發(fā)系統(tǒng)主要由以下組件構(gòu)成：①TMS320VC54X集成代碼產(chǎn)生工具；②CCS集成開發(fā)環(huán)境；③DSP/BIOS實時內(nèi)核插件及其應(yīng)用程序接口API；④實時數(shù)據(jù)交換的RTDX插件以及相應(yīng)的程序接口API；⑤由TI公司以外的第三方提供的各種應(yīng)用模塊插件。 CCS的主要功能CCS的功能十分強大，它集成了代碼的編輯、編譯、鏈接和調(diào)試等諸多功能，而且支持C/C++和匯編的混合編程，其主要功能如下：1) 具有集成可視化代碼編輯界面，用戶可通過其界面直接編寫C、匯編、.cmd文件等；2) 含有集成代碼生成工具，包括匯編器、優(yōu)化C編譯器、鏈接器等，將代碼的編輯、編譯、鏈接和調(diào)試等諸多功能集成到一個軟件環(huán)境中；3) 高性能編輯器支持匯編文件的動態(tài)語法加亮顯示，使用戶很容易閱讀代碼，發(fā)現(xiàn)語法錯誤；4) 工程項目管理工具可對用戶程序?qū)嵭许椖抗芾怼Ｔ谏赡繕?biāo)程序和程序庫的過程中，建立不同程序的跟蹤信息，通過跟蹤信息對不同的程序進行分類管理；5) 基本調(diào)試工具具有裝入執(zhí)行代碼、查看寄存器、存儲器、反匯編、變量窗口等功能，并支持C源代碼級調(diào)試；6) 斷點工具，能在調(diào)試程序的過程中，完成硬件斷點、軟件斷點和條件斷點的設(shè)置；7) 探測點工具，可用于算法的仿真，數(shù)據(jù)的實時監(jiān)視等；8) 分析工具，包括模擬器和仿真器分析，可用于模擬和監(jiān)視硬件的功能、評價代碼執(zhí)行的時鐘；9) 數(shù)據(jù)的圖形顯示工具，可以將運算結(jié)果用圖形顯示，包括顯示時域/頻域波形、眼圖、星座圖、圖像等，并能進行自動刷新；10) 提供GEL工具,利用GEL擴展語言，用戶可以編寫自己的控制面板/菜單，設(shè)置GEL菜單選項，方便直觀地修改變量，配置參數(shù)等；11) 支持多DSP的調(diào)試；12) 支持RTDX技術(shù)，可在不中斷目標(biāo)系統(tǒng)運行的情況下，實現(xiàn)DSP與其他應(yīng)用程序的數(shù)據(jù)交換；13) 提供DSP/BIOS工具，增強對代碼的實時分析能力。TI公司的DSP芯片出廠時，在片內(nèi)ROM中固化有引導(dǎo)裝載程序Bootloader，其主要功能就是將外部的程序裝載到片內(nèi)RAM中運行，以提高系統(tǒng)的運行速度。TMS320VC5402的Bootloader程序位于片內(nèi)ROM的0F800H～OFBFFH空間。系統(tǒng)上電時，DSP將檢查外部引腳MP/MC的狀態(tài)，如果該引腳為高電平，則DSP按微處理器模式啟動，從片外OFF80H地址處開始執(zhí)行程序；如果該引腳為低電平，則DSP按微計算機模式啟動，系統(tǒng)從片內(nèi)OFF80
環(huán)評公示相關(guān)推薦
鄂ICP備17016276號-1