【文章內(nèi)容簡(jiǎn)介】 C_VECTOR(2 downto 0)。 Input_0:output [ Multiplexer:sel]signal Constant10_output_wire : STD_LOGIC_VECTOR(9 downto 0)。 Constant10:output [ Multiplexer:in0]signal Constant11_output_wire : STD_LOGIC_VECTOR(9 downto 0)。 Constant11:output [ Multiplexer:in1]signal Constant12_output_wire : STD_LOGIC_VECTOR(9 downto 0)。 Constant12:output [ Multiplexer:in2]signal Constant13_output_wire : STD_LOGIC_VECTOR(9 downto 0)。 Constant13:output [ Multiplexer:in3]signal Constant5_output_wire : STD_LOGIC_VECTOR(9 downto 0)。 Constant5:output [ Multiplexer:in4]signal Constant8_output_wire : STD_LOGIC_VECTOR(9 downto 0)。 Constant8:output [ Multiplexer:in5]signal Constant9_output_wire : STD_LOGIC_VECTOR(9 downto 0)。 Constant9:output [ Multiplexer:in6]signal Constant14_output_wire : STD_LOGIC_VECTOR(9 downto 0)。 Constant14:output [ Multiplexer:in7]signal Input5_0_output_wire : STD_LOGIC_VECTOR(0 downto 0)。 Input5_0:output [ Multiplexer1:sel, Multiplexer2:sel, cast26:input]signal Constant20_output_wire : STD_LOGIC_VECTOR(0 downto 0)。 Constant20:output [ Multiplexer1:in0]signal Constant21_output_wire : STD_LOGIC_VECTOR(0 downto 0)。 Constant21:output [ Multiplexer1:in1]signal LUT2_Output_wire : STD_LOGIC_VECTOR(7 downto 0)。 LUT2:Output [ Output1_0:input, cast15:input, cast22:input]signal LUT1_Output_wire : STD_LOGIC_VECTOR(7 downto 0)。 LUT1:Output [ Output2_0:input, cast17:input, cast19:input]signal Pipelined_Adder1_result_wire : STD_LOGIC_VECTOR(16 downto 0)。 Pipelined_Adder1:result [ Delay:input]signal AltBus7_output_wire : STD_LOGIC_VECTOR(15 downto 0)。 AltBus7:output [ Pipelined_Adder4:dataa]signal Bus_Concatenation8_output_wire : STD_LOGIC_VECTOR(15 downto 0)。 Bus_Concatenation8:output [ Pipelined_Adder4:datab]signal Pipelined_Adder4_result_wire : STD_LOGIC_VECTOR(15 downto 0)。 Pipelined_Adder4:result [ Delay1:input]signal Pipelined_Adder2_result_wire : STD_LOGIC_VECTOR(8 downto 0)。 Pipelined_Adder2:result [ Product1:dataa]signal Pipelined_Adder3_result_wire : STD_LOGIC_VECTOR(10 downto 0)。 Pipelined_Adder3:result [ Product2:dataa, cast14:input]signal Pipelined_Adder6_result_wire : STD_LOGIC_VECTOR(8 downto 0)。 Pipelined_Adder6:result [ Product3:dataa]signal Product3_result_wire : STD_LOGIC_VECTOR(17 downto 0)。 Product3:result [ Multiplexer2:in1]signal Pipelined_Adder5_result_wire : STD_LOGIC_VECTOR(8 downto 0)。 Pipelined_Adder5:result [ Product4:dataa]signal Product4_result_wire : STD_LOGIC_VECTOR(17 downto 0)。 Product4:result [ Multiplexer2:in0]signal Constant1_output_wire : STD_LOGIC_VECTOR(7 downto 0)。 Constant1:output [ cast0:input]signal cast0_output_wire : STD_LOGIC_VECTOR(0 downto 0)。 cast0:output [ Bus_Concatenation1:b]signal Constant3_output_wire : STD_LOGIC_VECTOR(7 downto 0)。 Constant3:output [ cast1:input]signal cast1_output_wire : STD_LOGIC_VECTOR(10 downto 0)。 cast1:output [ Bus_Concatenation2:a]signal Constant6_output_wire : STD_LOGIC_VECTOR(7 downto 0)。 Constant6:output [ cast2:input]signal cast2_output_wire : STD_LOGIC_VECTOR(5 downto 0)。 cast2:output [ Bus_Concatenation8:a]signal Constant7_output_wire : STD_LOGIC_VECTOR(7 downto 0)。 Constant7:output [ cast3:input]signal cast3_output_wire : STD_LOGIC_VECTOR(1 downto 0)。 cast3:output [ Bus_Concatenation9:b]signal cast4_output_wire : STD_LOGIC_VECTOR(15 downto 0)。 cast4:output [ Bus_Conversion4:input]signal cast5_output_wire : STD_LOGIC_VECTOR(15 downto 0)。 cast5:output [ Bus_Conversion1:input]signal Bus_Conversion4_output_wire : STD_LOGIC_VECTOR(8 downto 0)。 Bus_Conversion4:output [ cast6:input]signal cast6_output_wire : STD_LOGIC_VECTOR(7 downto 0)。 cast6:output [ LUT1:Input]signal Bus_Conversion1_output_wire : STD_LOGIC_VECTOR(8 downto 0)。 Bus_Conversion1:output [ cast7:input]signal cast7_output_wire : STD_LOGIC_VECTOR(7 downto 0)。 cast7:output [ LUT2:Input]signal Multiplexer2_result_wire : STD_LOGIC_VECTOR(17 downto 0)。 Multiplexer2:result [ cast8:input]signal cast8_output_wire : STD_LOGIC_VECTOR(7 downto 0)。 cast8:output [ Output5_0:input]signal AltBus3_output_wire : STD_LOGIC_VECTOR(15 downto 0)。 AltBus3:output [ cast9:input]signal cast9_output_wire : STD_LOGIC_VECTOR(16 downto 0)。 cast9:output [ Pipelined_Adder1:dataa]signal Bus_Concatenation2_output_wire : STD_LOGIC_VECTOR(15 downto 0)。 Bus_Concatenation2:output [ cast10:input]signal cast10_output_wire : STD_LOGIC_VECTOR(16 downto 0)。 cast10:output [ Pipelined_Adder1:datab]signal Constant4_output_wire : STD_LOGIC_VECTOR(7 downto 0)。 Constant4:output [ cast11:input]signal cast11_output_wire : STD_LOGIC_VECTOR(8 downto 0)。 cast11:output [ Pipelined_Adder2:datab]signal Bus_Conversion2_output_wire : STD_LOGIC_VECTOR(9 downto 0)。 Bus_Conversion2:output [ cast12:input]signal cast12_output_wire : STD_LOGIC_VECTOR(10 downto 0)。 cast12:output [ Pipelined_Adder3:dataa]signal Constant17_output_wire : STD_LOGIC_VECTOR(9 downto 0)。 Constant17:output [ cast13:input]signal cast13_output_wire : STD_LOGIC_VECTOR(10 downto 0)。 cast13:output [ Pipelined_Adder3:datab]signal cast14_output_wire : STD_LOGIC_VECTOR(10 downto 0)。 cast14:output [ Output_0:input]signal cast15_output_wire : STD_LOGIC_VECTOR(8 downto 0)。 cast15:output [ Pipelined_Adder5:dataa]signal Constant22_output_wire : STD_LOGIC_VECTOR(7 downto 0)。 Constant22:output [ cast16:input]signal cast16_output_wire : STD_LOGIC_VECTOR(8 downto 0)。 cast16:output [ Pipelined_Adder5:datab]signal cast17_output_wire : STD_LOGIC_VECTOR(8 downto 0)。 cast17:output [ Pipelined_Adder6:dataa]signal Constant23_output_wire : STD_LOGIC_VECTOR(7 downto 0)。 Constant23:output [ cast18:input]signal cast18_output_wire : STD_LOGIC_VECTOR(8 downto 0)。 cast18:outp