【文章內(nèi)容簡介】 N) (28)(28)式給出的是m序列的自相關(guān)函數(shù)，并不是m碼的自相關(guān)函數(shù)。根據(jù)自相關(guān)函數(shù)的定義，有 R(τ)=1NT 0NTctct+τdt (29)式中，T是碼元寬度。在τ值固定，如TτT時、很清楚，自相關(guān)函數(shù)值是τ=0和τ=T時的自相關(guān)函數(shù)的線性和。如果時差等于半個碼元，則乘積的一半(|τ|/T=1/2)的相關(guān)值為τ=0時的相關(guān)值（陰影面積），由式(29)知，τ=0時的相關(guān)值為1，另一半的相關(guān)值為|τ|=T時的相關(guān)值1/N。但當(dāng)|τ|≥T和|τ|NT時，有一半的相關(guān)值為1/N，另一半也為1/N。相加的結(jié)果也正好為1/N。 m序列自相關(guān)函數(shù) m序列自相關(guān)函數(shù)曲線自相關(guān)函數(shù)的曲線也可以由τ=kT(k=0，177。1，177。2，…)幾個離散點的已知值直接得出，即將二元序列的自相關(guān)函數(shù)的離散值用直線連接起來，便可得到與該序列對應(yīng)的碼的自相關(guān)函數(shù)的曲線。，m碼的自相關(guān)函數(shù)R(τ)是一個周期函數(shù)，其周期為N，我們可以寫出在T≤τ≤(N1)T區(qū)間（一個周期NT）內(nèi)m碼的自相關(guān)函數(shù)表示式 RNT(τ)=1N+1N|τ|T1N |τ|≤T τT (210)我們定義三角脈沖函數(shù)Tc(τ) TC(τ)=1|τ|T0 |τ|≤T τT (211)由定義可知，三角脈沖函數(shù)TC(τ)是一個頂點在τ=0處、底邊為2T，高為單位1的等腰三角波形函數(shù)，則m序列自相關(guān)函數(shù)的表達(dá)式R(τ)=1N+N+1NTCτ*K=∞∞δ(τ+kNT) (212)(3) m碼的功率譜密度函數(shù)由相關(guān)理論知，一時間函數(shù)的自相關(guān)函數(shù)R(τ)和其功率譜密度函數(shù)G(f)是傅立葉變換對，即 R(τ)? G(f) (213)因為 TCτ?TC(sin?πfTπfT)2 (214)所以對m碼的功率譜密度函數(shù)為：G(f)=1N2δf+N+1N2k=∞k≠0∞(sin?(kπN)kπ/N)2δ(fkNT) (215)。從圖中分析出m碼功率譜的特點：① m碼功率譜是離散(線狀)譜，譜線間隔為1/(NT)，即m碼功率譜由基波和各次諧波組成?；l率為f0=1/(NT)，N為m序列的周期，T為碼元持續(xù)時間或比特長度。其基波頻率為m碼時鐘頻率(位同步頻率或稱為碼速率)的1/N倍。② m碼功率譜密度函數(shù)具有抽樣函數(shù)(sinxx)2的包絡(luò)，第一個零點在k=N處，即f=1/T，第二個零點在k=2N處，即f=2/T，以此類推，若n為整數(shù)時，G(n/T)=0。因此m碼頻譜分量中不包含位同步信號分量的信息。③ m碼功率譜的帶寬（通常定義為第一個零點處的頻率）由碼元持續(xù)時間T決定，帶寬B=1/T（單邊），與碼的周期N無關(guān)。④ m碼的直流分量與N2成反比。當(dāng)m碼的周期N→∞時，直流分量→0，譜線間隔1/(NT) →0，m碼的功率譜由離散譜向連續(xù)譜過度。 m序列功率譜密度(4)m序列的互相關(guān)函數(shù)m序列的自相關(guān)函數(shù)具有理想的雙值特性，利用公式（212）可以很容易求出任意長度的m序列的自相關(guān)函數(shù)值。m序列的互相關(guān)函數(shù)是指長度相同而序列結(jié)構(gòu)不同的兩個m序列之間的相關(guān)函數(shù)。長度相同結(jié)構(gòu)不同的m序列之間的互相關(guān)函數(shù)不再是雙值函數(shù)，而是一個多值函數(shù)?；ハ嚓P(guān)函數(shù)值的個數(shù)與分元陪集的個數(shù)有關(guān)。分元陪集的構(gòu)造方法是這佯的，先將1至N1中與N=2r1互素的所有正整數(shù)集合中的1，2，22，…，2r1組成第一個陪集。然后任選一個未包含在第一陪集中的數(shù)分別乘以第一陪集中的所有項、對所得的乘積經(jīng)模N化簡后構(gòu)成第二個陪集。再選—個不曾包含在第一和第二陪集中的數(shù)乘以第一陪集中的所有項，對所得的乘積經(jīng)模N化簡后構(gòu)成第三陪集，依次繼續(xù)組成其余各陪集，直至把所有與N互素的正整數(shù)用完為止。除此之外，再把由0至N1的整數(shù)集合中剩下的與N不互素的數(shù)(把0也包括在內(nèi))按上述同樣方法組成其它陪集，便可得到另一些陪集。前一種陪集，即包括與N互素的數(shù)的陪集稱為正規(guī)陪集。后一種陪集，即包括與N不互素的數(shù)的陪集，以及只包含—個0的陪集，稱為非正規(guī)陪集。 m序列優(yōu)選對與Gold序列以上分析指出m序列是具有雙值自相關(guān)特性的序列，有優(yōu)良的自相關(guān)特性。但m序列的互相關(guān)特性不是很好，尤其在使用m序列作為碼分多址通信的地址碼時，由m序列組成的互相關(guān)特性好的互為優(yōu)選的序列集很小。Gold序列則具有良好的自互相關(guān)特性，且可用作地址碼的數(shù)量遠(yuǎn)大于m序列，且易于實現(xiàn)、結(jié)構(gòu)簡單，在工程上得到了廣泛的應(yīng)用。(1)m序列優(yōu)選對 m序列優(yōu)選對，指在m序列集中，其互相關(guān)函數(shù)絕對值的最大值(稱為峰值互相關(guān)函數(shù))|R(τ)|max最接近或達(dá)到互相關(guān)值下限(最小值)的一對m序列。設(shè){ai}是對應(yīng)于r次本原多項式F1(x)所產(chǎn)生的m序列，{bi}是對應(yīng)于r次本原多項式F2(x)所產(chǎn)生的另一m序列，當(dāng)峰值互相關(guān)函數(shù)(非歸一化)|Rab(τ)|max滿足下列關(guān)系 |Rab(τ)|max≤2r+122r+22+1 r為奇數(shù)+1 r為偶數(shù)但不是4的整數(shù)倍 (216)則F1(X)和F2(X)所產(chǎn)生的m序列{ai}和{bi}構(gòu)成m序列優(yōu)選對。(2)Gold序列族1967年Gold指出：給定移位寄存器級數(shù)r時，總可以找到一對互相關(guān)函數(shù)值是最小的碼序列，采用移位相加的方法構(gòu)成新碼組，其互相關(guān)旁瓣都很小，而且自相關(guān)函數(shù)和互相關(guān)函數(shù)均是有界的。Gold序列是m序列的復(fù)合碼序列，它是由兩個碼長相等、碼時鐘速率相同的m序列優(yōu)選對的模2加序列構(gòu)成。每改變兩個m序列相對位移就可得到一個新的Gold序列。當(dāng)相對位移2r1個比特時，就可得到一族2r1個Gold序列，加上原來的兩個m序列，共有2r+1個Gold序列，即 Gr=2r+1 (217)產(chǎn)生Gold序列的結(jié)構(gòu)有兩種形式。第一種為乘積型，它是將m序列優(yōu)選對的兩個特征多項式的乘積多項式作為新的特征多項式。根據(jù)此2r次特征多項式構(gòu)成新的線性移位寄存器，；另一種為模2加型，它是直接求兩m序列優(yōu)選對輸出序列的模2加序列。 乘積型Gold碼發(fā)生器 模二加型Gold碼發(fā)生器以上這兩種結(jié)構(gòu)在理論上是完全等效的。它們產(chǎn)生的Gold碼序列的周期都是N=2r1。本系統(tǒng)采用模二加型Gold發(fā)生器生成Gold碼。Gold碼族中任意兩序列之間的互相關(guān)函數(shù)都滿足式(216)。由于Gold碼的這一特性，使得碼族中任一碼序列都可作為地址碼。采用Gold碼族作地址碼，其地址數(shù)大大超過了用m序列作地址碼的數(shù)量。因此，Gold序列在多址技術(shù)中得到了廣泛的應(yīng)用。 直擴(kuò)系統(tǒng)同步捕獲和跟蹤擴(kuò)頻信號的同步是擴(kuò)頻通信的關(guān)鍵技術(shù)，其性能的好壞直接影響到系統(tǒng)的性能和可靠性。由于收發(fā)時鐘頻率源的漂移——不穩(wěn)定性、擴(kuò)頻序列的啟動時差電波傳播的時延、多普勒頻偏、多徑效應(yīng)等原因，會造成收發(fā)兩端的不同步。因為直擴(kuò)系統(tǒng)只有完成擴(kuò)頻序列同步后，才可以用同步的PN碼序列對接收的擴(kuò)頻信號進(jìn)行相關(guān)解擴(kuò)。解擴(kuò)將擴(kuò)頻的寬帶信號恢復(fù)成窄帶信號，以解調(diào)出傳送的信息數(shù)據(jù)。偽隨機(jī)碼的同步分為兩個步驟——捕捉和跟蹤。捕捉又稱為起始同步，完成偽隨機(jī)碼的粗同步，使本地擴(kuò)頻碼與接收擴(kuò)頻碼的相位差小于一個碼元間隔。跟蹤又稱為精同步，它是在捕捉的基礎(chǔ)上使收發(fā)雙方的偽隨機(jī)碼的相位誤差進(jìn)一步減少，保證收端的偽隨機(jī)碼相位一直跟隨接收到的偽隨機(jī)碼的相位，在一允許范圍內(nèi)變化。本系統(tǒng)只通過FPGA實現(xiàn)偽隨機(jī)碼同步的捕捉部分，不能實現(xiàn)跟蹤。常用的擴(kuò)頻信號捕獲的方法有：參考信號法、參考時鐘法、滑動相關(guān)法、匹配濾波器法等。(1) 參考信號法參考信號法分為兩種：一種是用一個獨立信道發(fā)送碼基準(zhǔn)，在這種系統(tǒng)中本地參考信號不在接收機(jī)中產(chǎn)生，而是在發(fā)射機(jī)中產(chǎn)生。發(fā)端發(fā)射的兩個載頻fc1和fc2采用同一擴(kuò)頻碼調(diào)制。fc1用來傳輸信息信號，加有信息碼調(diào)制，fc2不攜帶信息信號，它同fc1相差一個中頻(fc2=fc1+fIF)。這兩個信號在接收機(jī)中經(jīng)混頻后自然成為解擴(kuò)的中頻信號，再送到解調(diào)器中去解調(diào)信息信號。其優(yōu)點是接收機(jī)體積小、質(zhì)量輕、成本低，適用于小型無線遙控、遙測系統(tǒng)等。缺點是由于參考信號是發(fā)方產(chǎn)生并傳輸給收方的，因而引入了噪聲。另一種參考信號方法，是在一個獨立信道中發(fā)射與信號相關(guān)的猝發(fā)信號或獨特碼，用以猝發(fā)本地碼發(fā)生器開始工作，也能實現(xiàn)碼同步捕捉。(2) 參考時鐘法這種方法要產(chǎn)生一個標(biāo)準(zhǔn)時鐘，該時鐘要非常穩(wěn)定而準(zhǔn)確，如銫原子鐘，穩(wěn)定度可以達(dá)到1013以上，收發(fā)雙方都以次時鐘來進(jìn)行校精確、精度要小于一個地址碼寬，以實現(xiàn)起始同步，但由于電波傳播延遲，即使發(fā)射系統(tǒng)和接收系統(tǒng)序列發(fā)生器是完全校準(zhǔn)的，信號到達(dá)接收端時也可能是不同步的，所以一定的搜索和跟蹤能力總是需要的。這種方法主要用于衛(wèi)星通信系統(tǒng)，如GPS。(3) 滑動相關(guān)法接收機(jī)在搜索同步的過程中，本地碼序列發(fā)生器以不同于發(fā)射端的碼速率工作，這就相當(dāng)于兩個碼彼此滑動。若接收機(jī)碼速率大于發(fā)射機(jī)碼速率，則接收機(jī)碼滑動超前，否則滯后。當(dāng)兩碼序列重合時，滑動停止，完成捕獲，轉(zhuǎn)為正常碼速，進(jìn)入跟蹤階段。 滑動相關(guān)法原理框圖(4) 匹配濾波器法匹配濾波法利用匹配濾波的方法尋找到使輸出最大的接收狀態(tài)，從而獲得正確的擴(kuò)頻序列相位。這種方法的優(yōu)點是速度快，一般只要經(jīng)過幾個擴(kuò)頻碼周期就可以實現(xiàn)捕獲。但是這種方法硬件實現(xiàn)復(fù)雜，在目前條件下較難實現(xiàn)。一般都采用專用的聲表面濾波器來實現(xiàn)該匹配濾波器，而要制造帶寬積很大的聲表面濾波器是很困難的，而這也使得可實現(xiàn)的匹配碼長不夠長。在FPGA上要實現(xiàn)也有同樣的困難。 匹配濾波器結(jié)構(gòu)圖 FPGA簡介FPGA（Field－Programmable Gate Array），即現(xiàn)場可編程門陣列，它是在PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專用集成電路（ASIC）領(lǐng)域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原有可編程器件門電路數(shù)有限的缺點。目前以硬件描述語言（Verilog 或 VHDL）所完成的電路設(shè)計，可以經(jīng)過簡單的綜合與布局，快速的燒錄至 FPGA 上進(jìn)行測試，是現(xiàn)代 IC 設(shè)計驗證的技術(shù)主流。這些可編輯元件可以被用來實現(xiàn)一些基本的邏輯門電路（比如AND、OR、XOR、NOT）或者更復(fù)雜一些的組合功能比如解碼器或數(shù)學(xué)方程式。在大多數(shù)的FPGA里面，這些可編輯的元件里也包含記憶元件例如觸發(fā)器（Flip－flop）或者其他更加完整的記憶塊。系統(tǒng)設(shè)計師可以根據(jù)需要通過可編輯的連接把FPGA內(nèi)部的邏輯塊連接起來，就好像一個電路試驗板被放在了一個芯片里。一個出廠后的成品FPGA的邏輯塊和連接可以按照設(shè)計者而改變，所以FPGA可以完成所需要的邏輯功能。FPGA一般來說比ASIC（專用集成芯片）的速度要慢，無法完成復(fù)雜的設(shè)計，而且消耗更多的電能。但是他們也有很多的優(yōu)點比如可以快速成品，可以被修改來改正程序中的錯誤和更便宜的造價。廠商也可能會提供便宜的但是編輯能力差的FPGA。因為這些芯片有比較差的可編輯能力，所以這些設(shè)計的開發(fā)是在普通的FPGA上完成的，然后將設(shè)計轉(zhuǎn)移到一個類似于ASIC的芯片上。另外一種方法是用CPLD（復(fù)雜可編程邏輯器件備）。FPGA的基本特點有以下幾點：（1）采用FPGA設(shè)計ASIC電路(專用集成電路)，用戶不需要投片生產(chǎn)，就能得到合用的芯片。（2）FPGA可做其它全定制或半定制ASIC電路的中試樣片。（3）FPGA內(nèi)部有豐富的觸發(fā)器和I／O引腳。（4）FPGA是ASIC電路中設(shè)計周期最短、開發(fā)費用最低、風(fēng)險最小的器件之一。（5）FPGA采用高速CHMOS工藝，功耗低，可以與CMOS、TTL電平兼容。可以說，F(xiàn)PGA芯片是小批量系統(tǒng)提高系統(tǒng)集成度、可靠性的最佳選擇之一。FPGA是由存放在片內(nèi)RAM中的程序來設(shè)置其工作狀態(tài)的，因此，工作時需要對片內(nèi)的RAM進(jìn)行編程。用戶可以根據(jù)不同的配置模式，采用不同的編程方式。加電時，F(xiàn)PGA芯片將EPROM中數(shù)據(jù)讀入片內(nèi)編程RAM中，配置完成后，F(xiàn)PGA進(jìn)入工作狀態(tài)。掉電后，F(xiàn)PGA恢復(fù)成白片，內(nèi)部邏輯關(guān)系消失，因此，F(xiàn)PGA能夠反復(fù)使用。FPGA的編程無須專用的FPGA編程器，只須用通用的EPROM、PROM編程器即可。當(dāng)需要修改FPGA功能時，只需換一片EPROM即可。這樣，同一片F(xiàn)PGA，不同的編程數(shù)據(jù)，可以產(chǎn)生不同的電路功能。因此，F(xiàn)PGA的使用非常靈活。.QuartusII design 是最高級和復(fù)雜的，用于systemonaprogrammablechip (SOPC)的設(shè)計環(huán)境。 QuartusII design 提供完善的 timing closure 和 LogicLock? 基于塊的設(shè)計流程。QuartusII design是唯一一個包括以timing closure 和 基于塊的設(shè)計流為基本特征的programmable logic device (PLD)的軟件。 Quartus II 設(shè)計軟件改進(jìn)了性能、提升了功能性、解決了潛在的設(shè)計延遲等，在工業(yè)領(lǐng)域率先提供FPGA與maskprogrammed devices開發(fā)的統(tǒng)一工作流程。 QuartusII design