【文章內(nèi)容簡(jiǎn)介】 較高的頻譜純度。方案三：采用間接合成法（PLL）。間接合成法亦稱鎖相合成法，它是通過(guò)鎖相環(huán)來(lái)完成頻率的加、減、乘、除運(yùn)算的。在鎖相式頻率合成器中，利用鎖相環(huán)把壓控振蕩器（VCO）的輸出頻率鎖定在基準(zhǔn)頻率上，同樣可以利用一個(gè)基準(zhǔn)頻率通過(guò)不同的鎖相環(huán)合成所需的頻率。鎖相環(huán)是指由鑒相器（PD）、環(huán)路濾波器（LPF）和壓控振蕩器（VCO）組成的閉合環(huán)路。鑒相器用來(lái)比較兩個(gè)輸入信號(hào)的相位，其輸出電壓正比利于兩個(gè)輸入信號(hào)的相位差，叫“誤差電壓”。壓控振蕩器的振蕩頻率可用電壓控制，一般都利用變?nèi)荻O管作為回路電容。這樣，改變?nèi)葑児艿姆聪蚱珘?，其結(jié)電容將改變，從而使振蕩頻率隨反向偏壓而變故名“壓控”振蕩器。環(huán)路濾波器實(shí)際上是一個(gè)低通濾波器，用來(lái)濾掉鑒相器輸出的高頻成分和噪聲，以達(dá)到穩(wěn)定環(huán)路工作和改善環(huán)路性能的目的。在鎖相合成法中，鎖相環(huán)的輸入頻率fi=fr。鎖相環(huán)開(kāi)路工作時(shí)，VCO的固有輸出信號(hào)頻率fo(即開(kāi)環(huán)時(shí)的VCO自由振蕩頻率)總是不等于基準(zhǔn)信號(hào)頻率fr，即存在固有頻率差△f=fofr，則兩個(gè)信號(hào)ui和uo之間的相位差將隨時(shí)間而變化。鑒相器將這個(gè)相位差變化鑒出，即輸出與之相應(yīng)的電壓，后者通過(guò)環(huán)路濾波器加到VCO上。VCO受誤差電壓控制，其輸出頻率朝著減小fo與fr之間固有頻差的方向變化，即fo向fr靠攏，這叫“頻率牽引”現(xiàn)象。在一定條件下，環(huán)路通過(guò)頻率牽引，fo越來(lái)越接近fr，直到fo=fr，環(huán)路進(jìn)入“鎖定”狀態(tài)。環(huán)路從失鎖狀態(tài)進(jìn)入鎖定狀態(tài)的過(guò)程，被稱為鎖相環(huán)的捕捉過(guò)程。鎖相環(huán)處于鎖定狀態(tài)的一個(gè)基本特征是輸入信號(hào)ui和VCO輸出信號(hào)uo之間只存在一個(gè)穩(wěn)定相位差，而不存在頻率差。鎖相合成法正是利用鎖相環(huán)這一特征,把VCO的輸出頻率穩(wěn)定在基準(zhǔn)頻率上。由此可見(jiàn)，所需的輸出頻率fo雖然間接取自VCO，但是，只要環(huán)路處于鎖定狀態(tài)，就有fo=fr，這樣VCO的輸出頻率穩(wěn)定度就可提高奧基準(zhǔn)頻率同一量級(jí)，這就是鎖相合成法的基本原理。早期的鎖相式頻率合成采用模擬鎖相環(huán)，進(jìn)而在環(huán)路中加入了數(shù)字可控分頻器，但其本質(zhì)還是屬于模擬環(huán)，它與后來(lái)出現(xiàn)的全數(shù)字鎖相環(huán)有本質(zhì)差別。目前，帶有模擬鎖相環(huán)的頻率合成技術(shù)無(wú)論在理論上或是在制作上都已達(dá)到成熟階段，而且實(shí)現(xiàn)了集成化，在設(shè)計(jì)上也已廣泛地使用計(jì)算機(jī)輔助設(shè)計(jì)。由于鎖相式頻率合成具有極寬的頻率范圍和十分良好的寄生信號(hào)抑制特性，從而輸出頻譜純度很高（寄生輸出可優(yōu)于140dB），而且輸出頻率易于用微機(jī)控制。鎖相技術(shù)在頻率合成器中的應(yīng)用至今仍占主導(dǎo)地位。70年代初開(kāi)始出現(xiàn)的直接數(shù)字頻率合成（DDFS），標(biāo)志著頻率合成技術(shù)進(jìn)入到又一階段，DDFS主要特點(diǎn)是采用計(jì)算技術(shù)和微計(jì)算機(jī)參與頻率合成，DDFS的優(yōu)點(diǎn)是極易實(shí)現(xiàn)頻率和相位控制，且切換時(shí)間快，尤其適用于合成任意波形。鎖相環(huán)的幾種基本形式：① 脈沖控制環(huán)② 數(shù)字環(huán)③ 混頻環(huán) 采用鎖相環(huán)間接合成（PLL）雖然具有工作批頻率高、寬帶、頻譜質(zhì)量好的優(yōu)點(diǎn)，但由于鎖相環(huán)本身是一個(gè)惰性環(huán)節(jié)，鎖定時(shí)間長(zhǎng)。另外由模擬方法合成的正弦波的參數(shù)（如幅度頻率和相位等）都很難控制，而且要實(shí)現(xiàn)1KHz~10KHz大范圍的頻率變化相當(dāng)困難，不易實(shí)現(xiàn)。方案四：采用直接數(shù)字式頻率合成（簡(jiǎn)稱DDS）。在數(shù)字信號(hào)處理器飛速發(fā)展的今天，微處理器的應(yīng)用已主領(lǐng)著電子技術(shù)領(lǐng)域的潮流，先進(jìn)的數(shù)字信號(hào)處理技術(shù)，能實(shí)現(xiàn)各種復(fù)雜的功能。對(duì)正弦波信號(hào)發(fā)生器而言，數(shù)字DDS技術(shù)的誕生，使波形發(fā)生器技術(shù)有了進(jìn)一步的飛躍。就數(shù)字DDS波形發(fā)生器和模擬振蕩器對(duì)比而言，具有輸出頻率精度高，波形失真小，可由單片機(jī)或DSP微處理器對(duì)其進(jìn)行通訊控制其輸出頻率，從而實(shí)現(xiàn)用數(shù)控方式來(lái)精確控制其輸出頻率，以適應(yīng)高精度儀表或智能化系統(tǒng)信號(hào)發(fā)生器應(yīng)用，從而克服傳統(tǒng)方式通過(guò)模擬振蕩帶來(lái)的頻率調(diào)整分辨率低，穩(wěn)定性較差，無(wú)法實(shí)現(xiàn)和微處理器接口的智能化的缺點(diǎn)?；谠撔酒軐?shí)現(xiàn)很寬范圍的輸出頻率和可輸出任何波形的特點(diǎn)。用隨機(jī)讀/寫存儲(chǔ)器RAM存儲(chǔ)所需波形的量化數(shù)據(jù)，按不同的頻率要求以頻率控制字K為步進(jìn)對(duì)相位增量進(jìn)行累加，以累加相位值作為地址碼讀取存放在存儲(chǔ)器內(nèi)的波形數(shù)據(jù)。經(jīng)D/A轉(zhuǎn)換和幅度控制，再濾波就可以得到所需要波形。由于DDS具有相對(duì)帶寬，頻率轉(zhuǎn)換時(shí)間極短（可小于20uf）,頻率分辯率高，全數(shù)字化結(jié)構(gòu)便于集成等優(yōu)點(diǎn)，以及輸出相位連續(xù)，頻率、相位和幅度均可實(shí)現(xiàn)程控，因此，可以完全滿足本題的要求。 原理方框圖本課題任務(wù)是利用DDS合成技術(shù)（AD9852芯片），設(shè)計(jì)一種高效率寬頻正弦電磁場(chǎng)發(fā)生器。信號(hào)源→功率放大器→串聯(lián)諧振電路→正弦電磁場(chǎng)由上面原理方框圖可知，先由信號(hào)發(fā)生器產(chǎn)生穩(wěn)定頻率的方波信號(hào)，然后通過(guò)功率放大器對(duì)該信號(hào)進(jìn)行放大，放大后的方波信號(hào)最后進(jìn)入諧振電路，轉(zhuǎn)變成所需的正弦電流，從而產(chǎn)生正弦電磁場(chǎng)。 系統(tǒng)設(shè)計(jì) 信號(hào)源無(wú)論是模擬通信系統(tǒng)，還是數(shù)字通信系統(tǒng)，都必須用信號(hào)源來(lái)激勵(lì)。正弦脈沖信號(hào)源，產(chǎn)生模擬信號(hào)，它主要用來(lái)測(cè)量模擬通信設(shè)備的特性。對(duì)這類測(cè)量信號(hào)源的基本要求是：① 能輸出指定的波形，即輸出信號(hào)的波形參數(shù)是已知的。對(duì)于正弦信號(hào)源而言，波形參數(shù)是指：幅度、諧波含量、調(diào)幅系數(shù)、頻偏、掃頻范圍等。對(duì)于脈沖信號(hào)源而言，是指其有前沿上升時(shí)間、后沿下降時(shí)間。脈沖寬度、以及評(píng)定下降等指標(biāo)。② 輸出信號(hào)的重復(fù)頻率已知，能在一定的范圍內(nèi)調(diào)節(jié)。頻率范圍及其準(zhǔn)確度、穩(wěn)定度等指標(biāo)，主要取決于測(cè)量的特性和要求。③ 輸出信號(hào)的幅度已知，能在一定的范圍內(nèi)調(diào)節(jié)，調(diào)節(jié)可以是步進(jìn)的，也可以是連續(xù)的，并且具有一定的穩(wěn)定度。④ 輸出阻抗已知。通常高頻信號(hào)源輸出阻抗為50歐，低頻信號(hào)源輸出阻抗為600歐。AD9852是美國(guó)AD公司生產(chǎn)的新型DDS器件。系統(tǒng)最高時(shí)鐘可達(dá)300MHz,輸出頻率可達(dá)120MHz,頻率轉(zhuǎn)化速度小于1μs。內(nèi)部有12bitD/A轉(zhuǎn)化器、48bit可編程頻率寄存器和14 bit可編程相位寄存器,具有12bit振幅調(diào)諧功能,能產(chǎn)生頻率、相位、幅度可編程控制的高穩(wěn)定模擬信號(hào)。AD9852強(qiáng)大的功能,使其被廣泛應(yīng)用于通訊、導(dǎo)航、雷達(dá)、遙控遙測(cè)、電子對(duì)抗以及現(xiàn)代化的儀器儀表工業(yè)等領(lǐng)域。AD9852的主要性能如下：⑴ 含有300MHz的內(nèi)部時(shí)鐘；⑵ 具有集成化12位D/A輸出；⑶ 超高速、每秒抖動(dòng)偏差僅有3RMS；⑷ 具有良好的動(dòng)態(tài)性能：在100MHz輸出時(shí)仍具有80dB SFDR；⑸ 內(nèi)含4~20倍可編程參考時(shí)鐘倍乘器；⑹ 帶有雙向48位可編程頻率寄存器和雙向14位可編程相位寄存器；⑺ 具有12位振幅調(diào)諧和可編程的Shaped On/off Keying功能；⑻ 具有FSK和PSK數(shù)據(jù)接口；⑼ HOLD引腳具有線性或非線性FM線性調(diào)功能；⑽ FSK的線性頻率在時(shí)鐘發(fā)生模式下的總編差小于25ps RMS；⑾ 可自動(dòng)進(jìn)行雙向頻率掃描；⑿ 可進(jìn)行sin(x)/x校正；⒀ 有簡(jiǎn)化的控制接口；10MHz的串行兩線或三線外圍接口；100MHz的8位并行程序設(shè)計(jì)接口； ⒁ ；⒂ 具有多路低功耗性能；⒃ 可采用單端或差分參考時(shí)鐘輸入；⒄ 采用小型80引腳LQFP（）封裝形式。AD9852由外部控制邏輯輸入數(shù)據(jù)和地址,并通過(guò)讀、寫程序寄存器置值來(lái)控制DDS的工作模式；同，參考時(shí)鐘頻率通過(guò)可編程參考時(shí)鐘倍乘器、DDS、反向正弦濾波器、計(jì)數(shù)倍乘器、兩個(gè)300MHz的12位數(shù)模轉(zhuǎn)換器來(lái)輸出模擬信號(hào)并以選定的工作模式進(jìn)行工作。AD9852的串行通信周期分為2個(gè)階段, SCLK的前8個(gè)上升沿對(duì)應(yīng)于指令周期, 在指令周期中,用戶向AD9852的串口控制器發(fā)送命令字來(lái)控制隨后進(jìn)行的串行數(shù)據(jù)傳輸。數(shù)據(jù)傳輸周期從SCLK的第9個(gè)上升沿開(kāi)始,輸入數(shù)據(jù)在時(shí)鐘上升沿寫入,輸出的數(shù)據(jù)則在時(shí)鐘的下降沿讀出。由串口傳送的數(shù)據(jù)首先被寫入I/O緩存寄存器中,當(dāng)系統(tǒng)接收到有效的更新信號(hào)時(shí),才將這些數(shù)據(jù)寫入內(nèi)部控制寄存器組, 完成相應(yīng)的功能。當(dāng)完成了通信周期后,AD9852的串口控制器認(rèn)為接下來(lái)的8個(gè)系統(tǒng)時(shí)鐘的上升沿對(duì)應(yīng)的是下一個(gè)通信周期的指令字。實(shí)現(xiàn)2片AD9852輸出信號(hào)波形相位同步的關(guān)鍵是使他們工作在相同的系統(tǒng)時(shí)鐘下, 每個(gè)AD9852的系統(tǒng)時(shí)鐘之間的相位誤差最大不能超過(guò)1個(gè)周期。AD9852的系統(tǒng)時(shí)鐘可由參考時(shí)鐘直接提供,或?qū)⒖紩r(shí)鐘通過(guò)內(nèi)部的時(shí)鐘倍頻器放大而成。異步的更新時(shí)鐘經(jīng)過(guò)AD9852內(nèi)部的邊沿檢測(cè)電路后與系統(tǒng)時(shí)鐘同步,形成上升沿,觸發(fā)內(nèi)部控制寄存器更新內(nèi)容。因此,要實(shí)現(xiàn)2片AD9852的同步,必須使其參考時(shí)鐘與更新信號(hào)的上升沿同步。下面是確保2片AD9852同步工作需要注意的一些要點(diǎn)。AD9852的參考時(shí)鐘有差分輸入和單端輸入2種形式,由于差分時(shí)鐘在脈沖邊沿具有更短的上升和下降時(shí)間以及最小的抖動(dòng)率,可以有效地降低2片AD9852參考時(shí)鐘間的相位誤差,因此本系統(tǒng)采用了參考信號(hào)差分輸入的方式。對(duì)于差分輸入方式,輸入端信號(hào)可以是方波或正弦波,推薦使用MAXIM公司的MAX9371,他可以將普通時(shí)鐘信號(hào)轉(zhuǎn)化成系統(tǒng)所需的差分時(shí)鐘信號(hào)。為了實(shí)現(xiàn)參考時(shí)鐘同步,令2片AD9852合用一個(gè)晶振,晶振輸出的信號(hào)先分別傳給兩個(gè)差分時(shí)鐘生成器,經(jīng)過(guò)轉(zhuǎn)化后輸入2片AD9852。為了使每片AD9852參考時(shí)鐘信號(hào)在傳輸過(guò)程中的延遲時(shí)間一致,PCB布線時(shí)必須確保時(shí)鐘信號(hào)走線距離相同。在對(duì)AD9852進(jìn)行編程時(shí),串行輸入的數(shù)據(jù)被緩存在內(nèi)部的I/O緩沖寄存器中, 不會(huì)影響到AD9852的工作狀態(tài)。在更新時(shí)鐘信號(hào)的上升沿到來(lái)后,觸發(fā)I/O緩沖寄存器把數(shù)據(jù)傳送給內(nèi)部控制寄存器,這時(shí)才能完成相應(yīng)功能,實(shí)現(xiàn)對(duì)輸出信號(hào)的控制。更新時(shí)鐘信號(hào)的產(chǎn)生有2種方式,一種是由AD9852芯片內(nèi)部自動(dòng)產(chǎn)生,用戶可以對(duì)更新時(shí)鐘的頻率進(jìn)行編程來(lái)產(chǎn)生固定周期的內(nèi)部更新時(shí)鐘。另一種是由用戶提供外部更新時(shí)鐘,此時(shí)AD9852 I/OUD引腳為輸入引腳,由外部控制器提供信號(hào)。要實(shí)現(xiàn)2片AD9852同步,必須確保他們的更新時(shí)鐘信號(hào)的上升沿同時(shí)來(lái)臨,因此系統(tǒng)采取外部時(shí)鐘更新的方式。使用DSP的一個(gè)I/O端口與AD9852的I/O UD相連接,可以通過(guò)軟件的方式實(shí)現(xiàn)對(duì)更新時(shí)鐘信號(hào)上升沿的精確控制。對(duì)外部更新時(shí)鐘信號(hào)的布線要求同參考時(shí)鐘一樣。AD9852的工作時(shí)鐘高達(dá)300 MHz,為了降低時(shí)鐘信號(hào)的干擾,系統(tǒng)應(yīng)采用低頻時(shí)鐘信號(hào)源,然后通過(guò)AD9852片內(nèi)的參考時(shí)鐘倍頻器,對(duì)外部參考時(shí)鐘實(shí)現(xiàn)420倍頻。參考時(shí)鐘倍頻器的鎖相