【文章內(nèi)容簡介】 IF POINTS_B1=1001 THEN POINTS_B1:=0000。 ELSE POINTS_B1:=POINTS_B1+39。139。 END IF。 ELSIF CHOS=0011 THEN IF POINTS_C1=1001 THEN POINTS_C1:=0000。 ELSE POINTS_C1:=POINTS_C1+39。139。 END IF。 ELSIF CHOS=0100 THEN IF POINTS_D1=1001 THEN POINTS_D1:=0000。 ELSE POINTS_D1:=POINTS_D1+39。139。 END IF。 else t:=0。 END IF。 END IF。 END IF。 END IF。 AA1=POINTS_A1。 BB1=POINTS_B1。 CC1=POINTS_C1。 DD1=POINTS_D1。 END PROCESS。 END ARCHITECTURE ART。計(jì)分電路由VHDL程序?qū)崿F(xiàn)后。 計(jì)分電路仿真圖時(shí)序仿真分析：RST為輸入控制信號，用來復(fù)位，ADD為輸入信號，表示答對一題加分，CHOSE輸入信號，用來選擇選手，AA2，AA1，AA0，BB2，BB1，BB0為輸出信號，表示記分的結(jié)果，：選擇A選手答題，如答對，則輸出A2為1，如答錯(cuò)，則輸出A1為1，如沒答，則輸出A0為0。此模塊將計(jì)分電路中的計(jì)分結(jié)果通過掃描并顯示出來于屏幕上。搶答者和觀眾則通過顯示屏幕上的分?jǐn)?shù)來判別競賽都之間的成績。最終勝負(fù)結(jié)果也是通過這個(gè)分?jǐn)?shù)來判別的。顯示部分采用動(dòng)態(tài)掃描4 位LED 顯示接口電路, LED 動(dòng)態(tài)顯示是單片機(jī)中應(yīng)用最為廣泛的一種顯示方式, 其接口電路是把所有顯示器的8 個(gè)筆劃段a~dp 同名端并聯(lián)在一起, 而每一個(gè)顯示器的公共極COM是各自獨(dú)立地受I/O 線控制, CPU 的字段輸出口送出字形碼時(shí), 所有顯示器由于同名端并連接收到相同的字形碼, 但究竟哪個(gè)顯示器亮, 則取決于COM端, 而這一端是由I/O 控制的, 所以就可以自行決定何時(shí)顯示哪一位了, 在輪流點(diǎn)亮掃描過程中, 每位顯示器的點(diǎn)亮?xí)r間表是極為短暫的, 但由于人的視覺暫留現(xiàn)象及發(fā)光二極管的余輝將就盡管實(shí)際上各位顯示器并非同時(shí)點(diǎn)亮, 但只要掃描速度足夠快, 給人的印象就是一組穩(wěn)定的顯示數(shù)據(jù), 不會(huì)有閃爍感。掃描顯示電路可以由VHDL程序來實(shí)現(xiàn)，以下是一斷掃描顯示的VHDL程序：begin if (clk_fresh39。event and clk_fresh=39。139。) then t:=t+1。 if t=000 then segcs=10000000。 seg=ZBXS。 elsif t=001 then segcs=00100000。 seg=A1。 elsif t=010 then segcs=00010000。 seg=B1。 elsif t=011 then segcs=00001000。 seg=C1。 elsif t=100 then segcs=00000100。 seg=D1。 elsif t=101 then segcs=00000010。 seg=JSXS1。 elsif t=110 then segcs=00000001。 seg=JSXS2。 elsif t=111 then segcs=00000000。 seg=0000000。 end if。 end if。end process。end rtl。掃描顯示由VHDL程序?qū)崿F(xiàn)后。 掃描顯示電路仿真圖時(shí)序仿真分析：IN4為輸入信號，OUT為輸出顯示信號，把輸入信號進(jìn)行編碼輸出。4 結(jié)束語通過二周的緊張工作，最后完成了我的設(shè)計(jì)任務(wù)——基于VHDL的四路智力競賽搶答器的設(shè)計(jì)。通過本次課程設(shè)計(jì)的學(xué)習(xí)，我深深的體會(huì)到設(shè)計(jì)課的重要性和目的性所在。本次設(shè)計(jì)課不僅僅培養(yǎng)了我們實(shí)際操作能力，也培養(yǎng)了我們靈活運(yùn)用課本知識(shí)，理論聯(lián)系實(shí)際，獨(dú)立自主的進(jìn)行設(shè)計(jì)的能力。它不僅僅是一個(gè)學(xué)習(xí)新知識(shí)新方法的好機(jī)會(huì)，同時(shí)也是對我所學(xué)知識(shí)的一次綜合的檢驗(yàn)和復(fù)習(xí)，使我明白了自己的缺陷所在，從而查漏補(bǔ)缺。希望學(xué)校以后多安排一些類似的實(shí)踐環(huán)節(jié)，讓同學(xué)們學(xué)以致用。在設(shè)計(jì)中要求我要有耐心和毅力，還要細(xì)心，稍有不慎，一個(gè)小小的錯(cuò)誤就會(huì)導(dǎo)致結(jié)果的不正確，而對錯(cuò)誤的檢查要求我要有足夠的耐心，通過這次設(shè)計(jì)和設(shè)計(jì)中遇到的問題，也積累了一定的經(jīng)驗(yàn)，對以后從事集成電路設(shè)計(jì)工作會(huì)有一定的幫助。在應(yīng)用VHDL的過程中讓我真正領(lǐng)會(huì)到了其并行運(yùn)行與其他軟件順序執(zhí)行的差別及其在電路設(shè)計(jì)上的優(yōu)越性。用VHDL硬件描述語言的形式來進(jìn)行數(shù)字系統(tǒng)的設(shè)計(jì)方便靈活，利用EDA軟件進(jìn)行編譯優(yōu)化仿真極大地減少了電路設(shè)計(jì)時(shí)間和可能發(fā)生的錯(cuò)誤，降低了開發(fā)成本，這種設(shè)計(jì)方法必將在未來的數(shù)字系統(tǒng)設(shè)計(jì)中發(fā)揮越來越重要的作用。致謝在此次課程設(shè)計(jì)中，非常感謝肖曉麗老師對我的指導(dǎo)與大力的幫助。如果沒有她嚴(yán)謹(jǐn)細(xì)致、一絲不茍地批閱和指正，本文很難在這個(gè)短時(shí)間內(nèi)完成。從開始進(jìn)入課題到論文的順利完成，有多少可敬的師長、同學(xué)、朋友給了我很大的幫助，在這里請接受我誠摯的謝意！參考文獻(xiàn)[1]康華光．電了技術(shù)基礎(chǔ)教程部分[M]．北京：高等教育版社，2000．[2]宋衛(wèi)海，王明晶．?dāng)?shù)字電子技術(shù)[M]．濟(jì)南：山東科學(xué)技術(shù)出版社，2006．[3] 曾繁泰,[M].北京:清華大學(xué)出版社,2001[4］[M].成都:電子科技大學(xué)出版社,2000附件（1）SCN 模塊的VHDL程序：任一選手按下鍵后，鎖存器完成鎖存，對其余選手的請求不做響應(yīng)，直到主持人按下復(fù)位鍵 LIBRARY IEEE。USE 。ENTITY SCN IS PORT( CP:IN STD_LOGIC。 CLR:IN STD_LOGIC。 Q:OUT STD_LOGIC)。END SCN。ARCHITECTURE RTL OF SCN ISBEGIN PROCESS(CP,CLR) BEGIN IF CLR=39。039。 THEN 不完整的條件產(chǎn)生鎖存 Q=39。039。 ELSIF CP39。EVENT AND CP=39。039。 THEN Q=39。139。 END IF。 END PROCESS。END RTL。（2）譯碼器模塊YMQ的VHDL程序：LIBRARY IEEE。 USE 。 USE 。 ENTITY YMQ IS PORT(AIN4: IN STD_LOGIC_VECTOR(3 DOWNTO 0)。 DOUT7: OUT STD_LOGIC_VECTOR(6 DOWNTO 0))。 END