【文章內容簡介】 為通用的 I/O口使用，但需加上拉電阻，這時為準雙向口，當作為配套的輸入端口時，應先向端口的輸出鎖存器寫入高電平。 P0口的每一個引腳能接 8個 TTL電路的輸入。 P1口為準雙向 I/O口，具有 內部上拉電阻，當 P1口作為普通的輸入端口時，應先向端口的輸出鎖存器寫入高電平。此外， P1口 、 、 ，也就是之前提到過的串行ISP編程方式，給我們反復調試系統(tǒng)帶來了極大的便利。 P2口也是準雙向 I/O口，也具有內部上拉電阻，可驅動 4個 TTL電路的輸入。 P3口除了作為普通的 I/O口提供 16位地址中高 8位的地址，此外 P3口的每個引腳都具有第二功能，我們使用最多的也是它的第二功能。 引腳功能說明： Vcc:電源電壓 GND:地 P0口： P0口是一組 8位漏極開路型雙向 I/O口，也即地址 /數(shù)據(jù)總線復用口。作為輸出口時，每位能驅動 8個 TTL邏輯門電路，對端口寫“ 1”可作為高阻抗輸入端用。 在訪問外部數(shù)據(jù)存儲器或程序存儲器時，這組口線分時轉換地址（低 8位）和數(shù)據(jù)總線復用，在訪問期間激活內部上拉電阻。 在 Flash編程時， P0口接收指令字節(jié)，而在程序校驗時，輸出指令字節(jié)，校驗時，要求外接上拉電阻。 P1口： P1是一個帶內部上拉電阻的 8位雙向 I/O口， P1的輸出緩沖級可驅動（吸收或輸出電流） 4個 TTL邏輯門電路。對端口寫“ 1”，通過內部的上拉電阻把端口拉到高電平，此時可作為 圖 33 東華理工大學長江學院畢業(yè)設計（論文） 硬件電路設計 7 輸入口。作輸入口使用時，因為內部存在上拉電阻，某個引腳被外部信號拉低時會輸出一個電流（ IIL）。 P1口的 7引腳具有 第二功能，主要用于 ISP在線編程。 Flash編程和程序校驗期間， P1接收低 8位地址。 P2口： P2口是一個帶有內部上拉電阻的 8位雙向 I/O口， P2的輸出緩沖級可驅動（吸收或輸出電流） 4個 TTL邏輯門電路。對端口寫“ 1”，通過內部的上拉電阻把端口拉到高電平，此時可作輸出口，作輸入口使用時，因為內部存在上拉電阻，某個引腳被外部信號拉低時會輸出一個電流（ IIL）。 在訪問外部程序存儲器或 16位地址的外部數(shù)據(jù)存儲器（例如執(zhí)行 MOVE @DPTR指令）時， P2口送出高 8位地址數(shù)據(jù)。在訪問 8位地址的外部數(shù)據(jù)存儲器（如 執(zhí)行MOVX @Ri指令）時， P2口線上的內容（也即特殊功能寄存器（ SFR））區(qū)中 P2寄存器的內容），在整個訪問期間不改變。 Flash編程或校驗時， P2亦接收高位地址和其他控制信號。 P3口： P3口是一組帶有內部上拉電阻的 8位雙向I/O口。 P3口輸出緩沖級可驅動（吸收或輸出電流） 4個 TTL邏輯門電路。對 P3口寫入“ 1”時，它們被內部上拉電阻拉高并可作為輸出端口。作輸入端時，被外部拉低的 P3口將用上拉電阻輸出電流（ IIL）。 P3口除了作為一般的 I/O口線外，更重要的用途是它的第二功能，如下表所示： P3口還接手一些用于 Flash閃速存儲器編程和程序校驗的控制信號。 RST:復位輸入。當振蕩器工作時， RST引腳出現(xiàn)兩個機器周期以上高電平將使單片機復位。 WDT溢出將使該引腳輸出高電平，設置 SFR AUXR的 DISRTO位（地址 8EH）可打開或關閉該功能。 DISRTO位缺省為 RESET輸出高電平打開狀態(tài)。 ALE/~PROG:當訪問外部程序存儲器或數(shù)據(jù)存儲器時， ALE（地址所存允許）輸出脈沖用于所存地址的低 8位字節(jié)。即使不訪問外部存儲器， ALE仍以時鐘振蕩頻率的 1/6輸出固定的正脈沖信號，因此它可對外輸出時鐘 或用于定時目的。要 圖 34 東華理工大學長江學院畢業(yè)設計（論文） 硬件電路設計 8 注意的是： S每當訪問外部數(shù)據(jù)存儲器時將跳過一個 ALE脈沖。 對 Flash存儲器編程期間，該引腳還用于輸入編程脈沖（ ~PROG）。 如有必要，可通過對特殊功能寄存器（ SFR）區(qū)中的 8EH單元的 D0位置位，可禁止 ALE操作。該位置位后，只有一條 MOVX和 MOVC指令 ALE 才會被激活。此外，該引腳會被微弱拉高，單片機執(zhí)行外部程序時，應設置 ALE無效。 ~PSEN：程序儲存允許（ ~PSEN）輸出是外部程序存儲器的選通信號，當 AT89S51由外部程序存儲器取指令（或數(shù)據(jù)）時，每個機器周期兩次 ~PSEN有效，即輸出兩個脈沖。當訪問外部數(shù)據(jù)存儲器，沒有兩次有效的 ~PSEN信號。 EA/VPP：外部訪問允許。欲使 CPU僅訪問外部程序存儲器（地址為0000HFFFFH）， EA端必須保持低電平（接地）。需要注意的是：如果加密位 LB1被編程，復位時內部會所存 EA端狀態(tài)。 如 EA端為高電平（接 VCC端）， CPU則執(zhí)行內部程序存儲器中的指令。 Flash存儲器編程時，該引腳加上 +12V的編程電壓 VPP。 XTAL1：振蕩器反相放大器及內部時鐘發(fā)生器的輸入端。 XTAL2：振蕩器反相放大器的輸出端。 16 路智力 搶答器功能模塊主要有時鐘電路設計，復位電路設計， 4*4矩陣鍵盤設計（搶答電路設計），控制電路設計， LED 顯示電路設計，報警電路設計。其主要功能模塊設計電路如下。 時鐘 電路設計 功能分析 時鐘電路主要為單片機運行提供時序脈沖，使單片機有效的運行。單片機時鐘電路主要有晶振提供時序，本設計采用 12M石英晶體振蕩器。為單片機定時，計時提供了一定依據(jù)。 時鐘電路的設計有固定的方式，主要有內部時鐘方式和外部時鐘方式兩種。 時鐘電路硬件設計 AT89S51中有一個用于構成內部振蕩 器的高增益反相放大器，引腳 XTAL1和XTAL2分別是該放大器的輸入端和輸出端。 由于單片機本身并不集成晶振，電容之類的比較大的器件，所以我們在設計單片機應用系統(tǒng)的時候首先需要對AT89S51進行時鐘電路設計和復位電路的設計。 在進行時鐘電路設計通常有兩種方式：內部時鐘方式和外部時鐘方式。 內部時鐘方式利用單片機芯片內部的振蕩器（接有負反饋電路的反相放大器），并在單片機外部引腳 XTAL XTAL2兩端跨接晶體諧振器（簡稱晶體或晶振）和電容，就構成了穩(wěn)定的自激振蕩器，產生的脈沖信號直接直接送入內部時鐘電路。外 接晶振時， C1和 C2的志通常選擇 30pF左右， C1和 C2對時鐘頻率有微調作用 .為了減小寄生電容，更好地保證振蕩器穩(wěn)定可靠的工作 ，晶振和電容應盡可能地東華理工大學長江學院畢業(yè)設計（論文） 硬件電路設計 9 安排得與單片機引腳 XTAL1和 XTAL2靠近。 89S51單片機內部時鐘方式手 如 圖 35右所示 ： 圖 35 也就是本設計采納的設計方式。 89S51時鐘系統(tǒng)具有可判斷功能，通過閑暇控制位端可關閉 CPU的時鐘信號；通過掉電控制位可關閉自激振蕩器。時鐘系統(tǒng)的可判斷功能主要用于單片機的低功耗管理。 外部時鐘方式：外部時鐘方式使用現(xiàn)成的外部振蕩器產生的脈沖信號，在 此智力搶答器設計中，我們采用 12M晶振器。在 外部時鐘方式中，外部時鐘信號接到 XTAL1端，而 XTAL2端則懸空。 復位電路設計 功能分析 在 16路智力搶答器中，復位電路主要完成復位操作，當設計運行出現(xiàn)錯誤或需要返回到初始時刻時需要用到復位鍵。復位電路設計也有其固定的方式，主要有上電復位方式和手動方式，一般在設計系統(tǒng)時會結合兩種方式一起來設計。 硬件設計 設計 復位是單片機的初始化操作，其主要功能是把程序計數(shù)器 PC的內容初始化為0000H,也就是使單片機從 0000H單 元開始執(zhí)行程序，同時使 CPU及其他的功能部件從一個確定的初始狀態(tài)開始工作。除了系統(tǒng)上電 時需要進行正常的初始化外，當程序運行出錯或操作錯誤導致系統(tǒng)處于“死機”狀態(tài)時都需要進行復位操作。 單片機復位后，特殊功能寄存器 SFR的初始值一般為 0，但是有 4個 SFR的值不為 0，分別是 SP=07H和 P0～ P3=FFH。 89S51的復位輸入引腳 RST提供了初始化的手段，在時鐘電路工作之后，只要東華理工大學長江學院畢業(yè)設計（論文） 硬件電路設計 10 在 RST引腳上出現(xiàn) 2個機器周期以上的高電平，就能夠確保單片機可靠復位。當89S51的 RST引腳變?yōu)榈碗娖胶?，退出復位狀態(tài)，單片機從初始 化狀態(tài)開始工作。 89S51復位電路也分為兩種方式：上電復位和 上電復位與手動復位。但我們在設計系統(tǒng)時，一般采用上電復位與手動復位電路來控制整個系統(tǒng)的復位。其電路 如 圖 36所示 ： 圖 36 復位鍵按下后，復位端通過 +5V電源， 22uF電容迅速放電，使 RST引腳為高電平 。當復位鍵彈起后， +5V電源通過 1K電阻對 22uF電容重新充電， RST引腳端出現(xiàn)復位正脈沖，正脈沖持續(xù)時間取決于 RC電路的時間常數(shù)。 搶答電路設計 功能分析 鍵盤是一個按鍵的組合 ,它是最常用的單片機輸入設備 .按鍵是 一種常開型按鈕開關 ,分為觸點式 (如機械開關 )和無觸點式 (如電氣開關 )兩種 ,按下與未按下對應相反的邏輯狀態(tài) 0與邏輯狀態(tài) 1。 單片機常用的鍵盤有全編碼鍵盤和非編碼鍵盤兩種。全編碼鍵盤能有硬件邏輯自動提供與 被按鍵對應的編碼，如 BCD碼鍵盤、 ASCII碼鍵盤等，價格較貴，一般的單片機應用系統(tǒng)較少采用；非編碼鍵盤分為獨立式鍵盤和矩陣式鍵盤，硬件上只是提供通、斷兩種狀態(tài)，其他工作都靠軟件完成，經濟實用，目前單片機應用系統(tǒng)中多采用這種方法。 對于一組鍵或一個鍵，需要通過接口電路與單片機相連，以便把鍵的開關狀態(tài)通知給單片機 。單片機可以采用查詢或中斷方式了解有無按鍵按下并查詢是哪一個按鍵按下，并讀出該鍵的鍵值。 獨立式鍵盤 在由單片機組成的測控系統(tǒng)及智能化儀器中，用得最多的是獨立式鍵盤。獨立式鍵盤是指 直接用 I/O口線構成的單個按鍵電路。每個獨立式按鍵單獨占有一根 I/O口線，每根 I/O口線的工資狀態(tài)不會影響其他 I/O口線的工作狀態(tài)。獨立式東華理工大學長江學院畢業(yè)設計（論文） 硬件電路設計 11 鍵盤電路如 圖 37所示： 圖 37 當按鍵的數(shù)量較多時， I/O口線浪費較大，故只在按鍵數(shù)量不多時才采用這種按鍵電路。根據(jù)實際經驗，當按鍵數(shù)量為 48個時，并且 I/O資源較為豐富時，采用獨立式 按鍵比較合適。 此電路中，按鍵輸入都采用低電平有效，上拉電阻保證了按鍵斷開時， I/O口線上有確定的高電平。當 I/O口內部有上拉電阻時，外電路可以不配置上拉電阻，由于 89S51單片機 P1口內部已經配置了上拉電阻，我們可以不另加上拉電阻，當然如果加上這些上拉電阻，不會對線路產生消極影響。 矩陣式鍵盤 獨立式按鍵電路每一個按鍵開關占用一根 I/O口線，當按鍵數(shù)量較多時，要占用較多的 I/O口線。因此在按鍵較多情況下通常用矩陣式（行列式）鍵盤電路。 圖 38是一個 4 4矩陣式鍵盤。 東華理工大學長江學院畢業(yè)設計（論文） 硬件電路設計 12 圖 38 矩陣式鍵盤的結構和工作 原理 ： 在矩陣式鍵盤中，每條水平線與垂直線的交叉處不直接相通，而是通過一個按鍵開關加以連接。這樣，一個端口（ P1口）就可以構成 4 4=16個按鍵的鍵盤電路 （ 1） 判斷是否有鍵按下 行線的 I/O口通過電阻接 +5V電源，處于輸入狀態(tài)，而列線的 I/O口為輸出狀態(tài)。因此，當沒有按鍵按下時，行、列線之間是隔開的，所有行線輸入全部為高電平。當鍵盤上某個按鍵被按下而閉合時，則對應的行線和列線短路，行線輸入即為列線輸出。若此時初始化所有列線輸出低電平，則通過讀取行線輸入值的狀態(tài)是否全為“ 1”，即可判斷有無鍵按下。 （ 2） 識別被按下的鍵 求鍵值 但是鍵盤中究竟哪個鍵被按下并不能立刻判斷出來，只能用列線逐列置低電平后， 檢查行輸入狀態(tài)的方法來確定。在某一時刻只讓一條列線處于低電平，其余列線處于高電平，則當這一列有鍵按下時，該鍵所在的行電平就會由高電平變?yōu)榈碗娖健?CPU根據(jù)行電平的變化，便能判斷該列相應行有鍵被按下。首先使第 0列處于低電平，逐行查找是否有行線變低，若有，則第 0列于該行的交叉點按鍵被按下；若無，則表示第 0列無鍵被按下，在讓下一列處于低電平；以此類推。這種 逐列檢查鍵盤狀態(tài)的過程成為鍵盤掃描。 鍵盤的工作方式 鍵盤的工作方式一般分為 兩種： 循環(huán)掃描工作方式和中斷掃描工作方式。 循環(huán)掃描工作方式利用 CPU在完成其他工作的空隙，調用鍵盤掃描子程序來響應按鍵輸入要求。在執(zhí)行按鍵功能程序時， CPU不再響應鍵輸入要求。 東華理工大學長江學院畢業(yè)設計（論文） 硬件電路設計 13 采用上述工作方式雖然能響應鍵輸入的命令和數(shù)據(jù)，但這種方式不管鍵盤上有無按鍵被按下， CPU總是定時掃描鍵盤，而應用系統(tǒng)在工作時，并不經常需要鍵輸入，因此 CPU經常處于空掃描狀態(tài)。為了提高 CPU的工作效率，可采用中斷掃描工作方式。即只有在鍵盤有鍵被按下時，才發(fā)出中斷請求， CPU響應中斷請求后，轉中斷服務程序，進行鍵盤掃描，識別按鍵。中 斷掃