【文章內(nèi)容簡介】 硬件，其功能結(jié)構(gòu)如圖24所示。該指令獲得累加器中的指數(shù)值并以二進(jìn)制補(bǔ)碼的形式（8～31）把它存儲到T中。為消除多余符號位而將累加器中的數(shù)值左移，其左移的位數(shù)和累加器指數(shù)值冗余符號位8有關(guān)，當(dāng)累加器的值超過32位時，這個結(jié)果為負(fù)數(shù)。EXP、NORM指令還可以利用指數(shù)編碼器高效地對累加器內(nèi)容歸一化。 圖24 指數(shù)編碼器的功能結(jié)構(gòu)圖（7） CPU狀態(tài)和控制寄存器 VC5416 DSP共有3個控制和狀態(tài)寄存器，對CPU的控制是通過CPU狀態(tài)和控制寄存器來完成的。分別為狀態(tài)寄存器0(STO)、狀態(tài)寄存器1(STI)和處理器模式狀態(tài)寄存器(PMST)。 DSP不同條件和模式下的狀態(tài)都包含STO和STI。PMST包含存儲器設(shè)置狀態(tài)和控制信息。由于這些寄存器是存儲器映像，所以可以像對數(shù)據(jù)存儲器操作那樣對它們進(jìn)行讀出和寫入。在調(diào)用子程序或中斷服務(wù)子程序時，可以將它們保存下來，返回時再恢復(fù)。 內(nèi)部存儲器 VC5416 DSP具有總共192K16bit的尋址空間。這些空間被分為3個特定的存儲段：64K16bit的程序存儲空間，64K16bit的數(shù)據(jù)存儲空間，64K16bit的I/O空間。在任何一個空間內(nèi)，RAM、ROM、EPROM、EEPROM或存儲器映像外設(shè)既可以駐留在片內(nèi)，也可以駐留在片外。VC5416 DSP具有較大的程序存儲空間，它的程序空間可達(dá)8M字節(jié)，主要是通過附加的7根地址線來實(shí)現(xiàn)分頁訪問的；可以通過修改DSP的XPC(程序指針擴(kuò)展寄存器)來指定需要訪問的程序存儲空間的頁。一共可以訪問128頁，每頁64K16bit。程序存儲空間包含待執(zhí)行的指令和執(zhí)行中需要使用的數(shù)據(jù)表格；數(shù)據(jù)存儲空間包含程序指令所用到的數(shù)據(jù)；I/O空間主要用來接外圍芯片，這些外圍芯片和DSP一起完成特定的功能?？梢栽谙到y(tǒng)中給這些外圍芯片分配不同的地址，然后DSP可以根據(jù)不同的地址來訪問這些外設(shè)。當(dāng)然，內(nèi)部存儲器不夠用時，I/O空間還可以作為DSP的外部數(shù)據(jù)存儲器來用。VC5416 DSP其片內(nèi)存儲器的種類主要有以下幾種：雙訪問RAM(DARAM）、單訪問RAM(SARAM)和ROM。RAM(包括DARAM和SARAM)一般映射在數(shù)據(jù)空間，但也可以映射在程序空間；ROM映射在程序空間，但也可以部分地映射在數(shù)據(jù)空間。DARAM一般由若干塊構(gòu)成，由于每塊DARAM在一個機(jī)器周期內(nèi)可以被訪問兩次，中央處理單元和片內(nèi)外設(shè)在一個周期內(nèi)可以同時對其進(jìn)行一次讀和一次寫操作。根據(jù)需要，通過改變處理器狀態(tài)標(biāo)志寄存器(PMST)的三個位MP/MC、OVLY和DROM來靈活地改變存儲器的配置。如,可以將ROM映射在程序存儲空間或不映射在程序存儲空間；將某段存儲器映射在片內(nèi)或片外；將RAM只映射在數(shù)據(jù)存儲空間或既映射在數(shù)據(jù)存儲空間又映射在程序存儲空間等等。對于不同型號的DSP來說，這幾個位所起的作用不完全相同。數(shù)據(jù)存儲空間還有一塊特殊的區(qū)域，從00H～80H。這塊區(qū)域包含的是存儲器映像寄存器，即DSP它包含的內(nèi)容是DSP中所有的寄存器，可以通過讀這塊存儲器來了解各個寄存器的值，或者通過寫這塊存儲器來改變寄存器的值。所以必須注意的是，在編程時不要隨便往這個區(qū)域存儲數(shù)據(jù)，除非根據(jù)需要來改變相應(yīng)寄存器的值，否則會導(dǎo)致程序運(yùn)行的結(jié)果不正確。 片內(nèi)外設(shè)與外部引腳TMS320C54x DSP片內(nèi)外設(shè)特指在芯片內(nèi)部的獨(dú)立功能單元。C54x DSP 系列的片內(nèi)外設(shè)大同小異，如VC5416型號DSP的片內(nèi)外設(shè)有以下幾部分。（1） 軟件可編程等待狀態(tài)發(fā)生器軟件可編程等待狀態(tài)發(fā)生器可以延長外部總線訪問時間到14個機(jī)器周期。如果器件需要的總線延長時間超過14個機(jī)器周期，則可通過硬件外部接口的READY管腳來處理。當(dāng)所有的外部訪問被設(shè)置成0等待狀態(tài)時，連接到等待狀態(tài)發(fā)生器的時鐘被自動禁止。禁止等待狀態(tài)發(fā)生的時鐘可減少功耗。軟件等待狀態(tài)寄存器SWWSR控制軟件等待狀態(tài)發(fā)生器的運(yùn)行。SWWSR的低14位指定器件訪問外部存儲器5個不同地址范圍的插入等待時間。對于5個地址可以設(shè)置不同的等待時間。軟件等待狀態(tài)控制寄存器SWCR的軟件等待乘法位SWSM控制等待時間的乘法因子1或者2。復(fù)位時，軟件等待狀態(tài)發(fā)生器被初始化，對所有外部存儲器訪問設(shè)置成7個等待時間。（2） 可編程分區(qū)轉(zhuǎn)換邏輯 當(dāng)訪問過程跨越程序存儲器或數(shù)據(jù)存儲器存儲體的邊界時，可編程存儲器組切換邏輯會自動插入一個周期；當(dāng)在存儲操作過程中，由程序存儲器轉(zhuǎn)向數(shù)據(jù)存儲器時，也會插入一個周期。這個額外的周期通過在其他器件開始驅(qū)動總線前允許存儲器釋放總線來避免總線競爭。轉(zhuǎn)換的存儲體的大小由分區(qū)轉(zhuǎn)換控制寄存器(BSCR)來確定。（3） 1個主機(jī)接口HPI HPI是一個并行接口，它提供DSP和外部主處理器的接口。DSP和主處理器通過DSP的片內(nèi)存儲器交換信息，這塊片內(nèi)存儲器既可以被DSP訪問，也可以被主處理器訪問。VC5416 DSP具有8位增強(qiáng)型的主機(jī)接口。（4） 3個多通道緩沖串行口McBSPs C54x系列DSP都有串行口，C54x系列串行口分成4種：標(biāo)準(zhǔn)同步串行口SP、帶緩沖的串行口BSP、時分復(fù)用串行口TDM、多通道緩沖串行口McBSP，不同型號的C54x DSP有不同的串行口。VC5416 DSP有3個McBSP。（5） 1個硬件定時器 硬件定時器是一個帶4位預(yù)定標(biāo)的16位定時電路。每過一個CLKOUT周期，定時器做減1操作。當(dāng)計數(shù)減到O時，產(chǎn)生一個定時器中斷?？梢酝ㄟ^設(shè)置特定的位對定時器進(jìn)行停止、重啟、復(fù)位和禁止操作。（6） 帶鎖相環(huán)的時鐘發(fā)生器PLLVC5416 DSP時鐘發(fā)生器由內(nèi)部振蕩器和鎖相環(huán)電路構(gòu)成，可通過晶振或外部時鐘驅(qū)動。鎖相環(huán)具有頻率放大和時鐘信號提純的作用。利用PLL可以對時鐘頻率進(jìn)行鎖定、為芯片提供高穩(wěn)定度的時鐘信號，對外部時鐘可以進(jìn)行倍頻，使外部時鐘的周期低于CPU機(jī)器周期，以降低因高速開關(guān)時鐘引起的高頻噪聲。當(dāng)前鎖相環(huán)電路有兩種不同的配置方式，一些器件使用配置PLL電路，另外一些采用軟件編程的方式進(jìn)行配置。（7） DMA控制器器件直接內(nèi)存訪問（The Device Direct Memory Access，DMA）控制器可以在CPU不干涉的情況下直接進(jìn)行存儲器映射內(nèi)的兩點(diǎn)間的直接傳輸。DMA允許在CPU運(yùn)行的情況下在內(nèi)部存儲器、片內(nèi)外設(shè)、外部器件之間進(jìn)行數(shù)據(jù)移動。它有6個獨(dú)立的可編程通道，允許6個不同的內(nèi)容進(jìn)行DMA操作。DMA控制器也提供來自主機(jī)接口（HPIHPI16）需求的利用DMA總線的服務(wù)。C54x DSP型號不同，其功能不同，外部引腳也不同。VC5416 DSP的封裝有BGA或LQFP兩種形式，它們都是144腳。 中斷系統(tǒng)由軟件或硬件驅(qū)動導(dǎo)致C54x DSP暫停當(dāng)前主程序操作，轉(zhuǎn)而執(zhí)行中斷服務(wù)子程序ISR的過程稱為中斷。典型的中斷是由需要發(fā)送數(shù)據(jù)或獲取數(shù)據(jù)的（如ADC、DAC或其他處理器）硬件設(shè)備驅(qū)動的。中斷也被用來表明一個特定的事件發(fā)生（如定時器）。C54x DSP支持硬件和軟件中斷。（1） 由程序指令I(lǐng)NTR、TRAP、RESET引起的軟件中斷。（2） 由外部硬件中斷引起的觸發(fā)外部中斷端口或由片內(nèi)外設(shè)觸發(fā)內(nèi)部硬件中斷的硬件中斷。當(dāng)多個硬件中斷同時被觸發(fā)時，C54x DSP將根據(jù)它們的優(yōu)先級進(jìn)行處理。216。 中斷分類 C54x DSP的中斷可以分成兩大類：可屏蔽中斷和非屏蔽中斷?？善帘沃袛嗍强梢杂密浖砥帘位蜷_放的軟/硬件中斷。C54x DSP最多支持16個用戶可屏蔽中斷（SINTI15～SINT0），C5416包括外部用戶中斷INT0～I(xiàn)NTMcBSP0～McBSP2的接收和發(fā)送中斷、定時器中斷等。非可屏蔽中斷是不能被屏蔽的，CPU總是響應(yīng)非屏蔽中斷。C54x DSP的非屏蔽中斷包括所有的軟件中斷、復(fù)位RS中斷和NMI中斷。216。 中斷寄存器C54x DSP響應(yīng)中斷一般和兩個寄存器有關(guān)，一個是中斷標(biāo)志寄存器IFR，一個是中斷屏蔽寄存器IMR。216。 中斷處理步驟C54x DSP處理中斷分為3個步驟：接收中斷請求、應(yīng)答中斷和執(zhí)行中斷服務(wù)程序ISR。 第三章 系統(tǒng)硬件結(jié)構(gòu)設(shè)計 DSP的系統(tǒng)構(gòu)成及設(shè)計過程 DSP是一種具有特殊結(jié)構(gòu)的嵌入式微處理器，為了達(dá)到快速數(shù)字信號處理的目的，DSP芯片一般具有哈佛結(jié)構(gòu)的并行總線體系，流水線操作功能，快速的中斷處理和硬件I/O支持，低開銷循環(huán)及跳轉(zhuǎn)的硬件支持，單周期硬件地址產(chǎn)生器，單周期硬件乘法器以及一套適合數(shù)字信號處理的指令集。如圖31所示為一個典型的DSP系統(tǒng)框圖。圖31典型的DSP應(yīng)用系統(tǒng) 輸入信號首先進(jìn)行帶限漣波和抽樣，然后進(jìn)行AD轉(zhuǎn)換把模擬信號變換成數(shù)字信號。根據(jù)耐奎斯特抽樣定理，為保持信息不丟失，抽樣頻率必須至少是輸入帶限信號最高頻率的2倍。圖31給出的DSP應(yīng)用系統(tǒng)模型是一個典型的模型，并不是所有的DSP系統(tǒng)都必須具有模型中的所有部件。 一個數(shù)字信號處理系統(tǒng)是電子技術(shù)、信號處理技術(shù)和計算機(jī)技術(shù)相結(jié)合的產(chǎn)物，系統(tǒng)設(shè)計通常分為信號處理部分和非信號處理部分。信號處理部分包括系統(tǒng)的輸入和輸出、數(shù)據(jù)的處理、各種算法的實(shí)現(xiàn)、數(shù)據(jù)顯示和傳輸?shù)?，非信號處理部分則包括電源、結(jié)構(gòu)、可靠性和可維護(hù)性等。如圖32是DSP系統(tǒng)設(shè)計的一般方法。系統(tǒng)的軟件和硬件分別調(diào)試完成后，就可以將軟件脫離開發(fā)系統(tǒng)而直接在應(yīng)用系統(tǒng)上運(yùn)行。當(dāng)然，DSP系統(tǒng)的開發(fā)，特別是軟件開發(fā)是一個需要反復(fù)進(jìn)行的過程，雖然通過算法模擬基本上可以知道實(shí)時系統(tǒng)的性能，但實(shí)際上模擬環(huán)境不可能做到與實(shí)時系統(tǒng)環(huán)境完全一致，而且將模擬算法移植到實(shí)時系統(tǒng)時必須考慮算法是否能夠?qū)崟r運(yùn)行的問題。如果算法運(yùn)算太大不能在硬件上實(shí)時運(yùn)行，則必須重新修改或簡化算法。圖32 DSP系統(tǒng)的設(shè)計流程 本系統(tǒng)硬件結(jié)構(gòu)設(shè)計 系統(tǒng)結(jié)構(gòu)框圖如圖33所示,該系統(tǒng)由兩大模塊構(gòu)成，一是基于DSP的信號控制處理部分，另一個是語音采集處理部分，兩部分組合實(shí)現(xiàn)相關(guān)功能。針對音頻信號處理應(yīng)用特點(diǎn)，DSP處理系統(tǒng)的核心采用TI公司C54x系列TMS320VC5416芯片，語音采集處理部分采用AIC23集成語音芯片，其中DSP是整個系統(tǒng)的主要部分，由有以下功能模塊構(gòu)成：CPU模塊、RAM模塊、UART串口通信模塊和接口電路模塊。 圖33 系統(tǒng)結(jié)構(gòu)流程 DSP的信號控制處理部分信號控制處理部分主要是在TMS320VC5416(以下簡稱VC5416)，是TMS320VC54x系列中的第3代芯片。主要特性有：速率最高達(dá)160MI/s；3條16bit數(shù)據(jù)存儲器總線和1條程序存儲器總線；1個40bit桶形移位器和2個40bit累加器；1個1717乘法器和1個40bit專用加法器；最大8M16bit的擴(kuò)展尋址空間，內(nèi)置128k16bit的RAM和16k16bit的ROM；3個多通道緩沖串口(McBSP)；配有PCM3002，可對語音進(jìn)行A/D和D/A轉(zhuǎn)換。由于VC5416功耗低，性能高，其分開的數(shù)據(jù)和指令空間使該芯片具有高度的并行操作能力，在單周期內(nèi)允許指令和數(shù)據(jù)同時存取，再加上高度優(yōu)化的指令集，使得該芯片具有很高的運(yùn)算速度并且該芯片本身具有豐富的片內(nèi)存儲器資源和多種片上外設(shè)。DSP5416的片內(nèi)外設(shè)主要有以下幾部分構(gòu)成：軟件可編程等待狀態(tài)發(fā)生器、可編程分區(qū)轉(zhuǎn)換邏輯、1個主機(jī)接口HPI、3個多通道緩沖串行口McBSPs、1個硬件定時器、帶鎖相環(huán)的時鐘發(fā)生器PLL和DMA控制器[8]。因此，在工程界得到廣泛應(yīng)用，尤其是在語音信號處理和保密通信應(yīng)用方面，滿足系統(tǒng)設(shè)計要求。 語音采集處理部分硬件設(shè)計 語音采集處理單元核心是TI公司的一款高性能立體聲音頻編解碼器Codec芯片TLV320AIC23（簡稱AIC23）。其內(nèi)部集成的模數(shù)轉(zhuǎn)換器（ADCs）和數(shù)模轉(zhuǎn)換器（DACs）采用了帶有過采樣數(shù)字插補(bǔ)濾波的多位SigmaDelta技術(shù)。數(shù)據(jù)傳輸字長為1232位，支持采樣頻率范圍8kHz至96kHz。ADC和DAC的信噪比分別達(dá)到90dB和100dB。內(nèi)置耳機(jī)輸出放大器，支持MIC和LINE IN兩種輸入方式，且對輸入和輸出都具有可編程增益調(diào)節(jié)。另外，AIC23功耗低，回放模式下功率僅為3mW，省電模式下更是小于15uW。因此，AIC23成為數(shù)字音頻應(yīng)用領(lǐng)域中的理想選擇。TLV320AIC23基本結(jié)構(gòu)和主要接口如圖34所示。 圖34 AIC23基本結(jié)構(gòu)和主要接口 AIC23主要特性如下：216。 一種高性能音頻編解碼芯片216。 通過軟件控制可與TI公司DSP芯片的McBSP接口兼容216。 通過與McBSP相兼容的可編程音頻接口進(jìn)行音頻數(shù)據(jù)輸入輸出216。 立體聲線性輸入216。 多種音頻輸入（立體聲線路輸入和麥克輸入）216。 內(nèi)含靜音功能的模擬音量控制功能216。 高性能線性耳機(jī)放大器216。 電源在軟件控制下可彈性管理216。 采用工業(yè)級最小封裝216。 適合于便攜式可移動音頻播放器和錄音器216。 具有許多可編程特性，可通過控制接口來編輯該器件的控制寄存器，通過數(shù)據(jù)的串行傳輸來控制寄存器進(jìn)行設(shè)置配置寄存器功能位（0或1），控制其工作 AIC23主要的外圍接口主要分為一下幾個部分：