【文章內(nèi)容簡介】 我們所需的四個(gè)不同頻率的信號輸出，我們設(shè)計(jì)一個(gè)輸入為48MHZ，有四個(gè)輸出端分別為1HZ，10HZ和100HZ，1KHZ的分頻器。這個(gè)模塊的主要作用就是將輸入信號分頻到四個(gè)不同頻率的信號輸出。這是實(shí)現(xiàn)不同頻率測量檔的一個(gè)步驟也是最基礎(chǔ)的一個(gè)步驟。 分頻器生成的器件 分頻器模塊功能仿真圖 分頻器模塊時(shí)序仿真圖 ，分別是CLKOUT1，CLKOUT10，CLKOUT100，,若要看到仿真圖則需要將它的分頻減小。我將程序中clkout1, clkout10,clkout100 clkout1k,分別分頻到8分頻，6分頻，4分頻，2分頻，由圖可知clkout1, clkout10,clkout100 clkout1k的周期分別是clk的8倍，6倍，4倍，2倍。所以仿真波形正確。：用于選擇不同的閘門時(shí)間以及產(chǎn)生后續(xù)的小數(shù)點(diǎn)的顯示位置，在這個(gè)模塊中我們有四個(gè)輸出端和六個(gè)輸入端，其中四個(gè)輸出端中有一個(gè)是頻率輸出端，是通過三個(gè)閘門選擇開關(guān)輸入和三個(gè)輸入頻率決定的，另外三個(gè)輸出端則是用來后面的小數(shù)點(diǎn)控制的，而六個(gè)輸入端中的三個(gè)是上面分頻器的三個(gè)輸出1HZ，10HZ和100HZ，另外三個(gè)是電路板上的撥動(dòng)開關(guān)，用來選擇閘門，控制輸出。該模塊主要是用來選擇不同的閘門時(shí)間以及產(chǎn)生后續(xù)的小數(shù)點(diǎn)的顯示位置。 閘門選擇器模塊生成的器件 閘門選擇器模塊時(shí)序仿真圖由以上仿真波形可知，當(dāng)SE1，SE10，SE100，輸入為100時(shí)，此時(shí)為頻率測量的第一檔，DP1,DP2,DP3分別為011，SE1，SE10，SE100，輸入為010時(shí)，此時(shí)為頻率測量的第二檔，DP1,DP2,DP3分別為101，SE1， SE10， SE100，輸入為001時(shí)，此時(shí)為頻率測量的第三檔，DP1,DP2,DP3分別為110。因?yàn)閳D中輸入為010，所以FREF與F10HZ相同。該模塊將頻率的測量分為幾個(gè)不同測量檔，使其能夠更準(zhǔn)確的測量波形頻率的大小。：產(chǎn)生用于計(jì)數(shù)的使能控制信號，清零信號以及鎖存器鎖存信號，在此模塊中有一個(gè)輸入端和兩個(gè)輸出端，輸入端為上面的閘門選擇器輸出的頻率，兩個(gè)輸出端分別為計(jì)數(shù)器是能控制信號（鎖存器控制信號），和計(jì)數(shù)器清零信號。能夠控制計(jì)數(shù)的開始和結(jié)束。在頂層模塊中與下一個(gè)模塊計(jì)數(shù)器模塊相連接，實(shí)現(xiàn)其功能。該模塊主要功能是產(chǎn)生用于計(jì)數(shù)的使能控制信號，清零信號以及鎖存器鎖存信號。與下一個(gè)模塊連接可以產(chǎn)生清零信號以及鎖存器鎖存信號。 門控電路模塊生成的器件 門控電路模塊功能仿真圖 門控電路模塊時(shí)序仿真圖由該模塊的功能可知，當(dāng)輸入信號為FREF時(shí)，輸出信號GAT是它的2分頻（這個(gè)設(shè)計(jì)是為了讓測量的時(shí)間控制地更加精準(zhǔn)，使效果更加明顯），當(dāng)輸出信號GAT輸出波形后，如果輸入信號 FREF,輸入信號GAT的值都是0時(shí)，輸出的CLR信號則為1，即當(dāng)使能信號為無效0同時(shí)時(shí)鐘為0時(shí)，輸出信號CLR輸出都為0。，能夠?qū)崿F(xiàn)其功能。：該模塊用于對輸入的待測信號進(jìn)行脈沖計(jì)數(shù)，并將其計(jì)數(shù)輸出，該模塊實(shí)現(xiàn)的功能是對某一時(shí)間內(nèi)的輸入信號脈沖的計(jì)數(shù)，并且能夠?qū)⒄_的輸出結(jié)果和溢出。該模塊使用上面的門控信號產(chǎn)生的gat信號控制計(jì)數(shù)器的使能端，以實(shí)現(xiàn)計(jì)數(shù)器的定時(shí)計(jì)數(shù)。該模塊是使用六個(gè)十進(jìn)制計(jì)數(shù)器同步并聯(lián)而成的，首先我們設(shè)計(jì)用于并聯(lián)的十進(jìn)制計(jì)數(shù)器。然后再將6個(gè)十進(jìn)制計(jì)數(shù)器并聯(lián)，產(chǎn)生該模塊所需的計(jì)數(shù)器。該模塊的主要功能是用于對輸入的待測信號進(jìn)行脈沖計(jì)數(shù)，計(jì)數(shù)輸出。 計(jì)數(shù)器模塊器件內(nèi)部結(jié)構(gòu) 計(jì)數(shù)器模塊生成的器件 計(jì)數(shù)器模塊的功能仿真圖 計(jì)數(shù)器模塊的時(shí)序仿真圖由該模塊的功能及其仿真圖可知，計(jì)數(shù)器中的數(shù)據(jù)應(yīng)在0到9內(nèi)循環(huán)，當(dāng)數(shù)據(jù)未滿9時(shí)，則進(jìn)行加1計(jì)數(shù)。但是當(dāng)數(shù)據(jù)計(jì)滿后則重新回到0開始計(jì)數(shù)。而且當(dāng)計(jì)數(shù)為9時(shí)（即計(jì)滿時(shí)）能夠產(chǎn)生進(jìn)位信號，進(jìn)位信號1有效。，即XLXN24開始循環(huán)計(jì)數(shù)。所以仿真結(jié)果可知該模塊仿真是正確的。：該模塊主要用于對計(jì)數(shù)器輸出數(shù)據(jù)的鎖存，便于后續(xù)譯碼顯示電路的對數(shù)據(jù)進(jìn)行記憶顯示，同時(shí)避免計(jì)數(shù)器清零信號對數(shù)據(jù)產(chǎn)生影響。由于前面的計(jì)數(shù)器的輸出為六組四位二進(jìn)制數(shù)和一個(gè)溢出信號，所以我們使用的鎖存器也使用六個(gè)四位鎖存器和一個(gè)一位鎖存器。鎖存器使用下降沿鎖存，即當(dāng)計(jì)數(shù)器的使能信號變?yōu)闊o效的一瞬間我們令鎖存器將數(shù)據(jù)鎖存。主要功能是用于對計(jì)數(shù)器輸出數(shù)據(jù)的鎖存，便于后續(xù)譯碼顯示電路的對數(shù)據(jù)進(jìn)行記憶顯示，同時(shí)避免計(jì)數(shù)器清零信號對數(shù)據(jù)產(chǎn)生影響。 鎖存器模塊器件內(nèi)部結(jié)構(gòu) 鎖存器模塊生成的器件 鎖存器模塊的功能仿真圖 鎖存器模塊的時(shí)序仿真圖由該模塊的功能和仿真結(jié)果可知，在CLK下降沿到達(dá)時(shí)，DATAIN能夠?qū)LXN2125的信號進(jìn)行鎖存。當(dāng)XLXN2125的輸入為1111，0000，0000,0001,0000,0000時(shí)，DATAIN的輸出為111100000000000100000000。且OVERIN為溢出信號，在CLK下降沿到來時(shí)，鎖存器對OVERIN信號進(jìn)行鎖存。輸出為OVEROUT信號。所以仿真正確，該模塊能夠?qū)崿F(xiàn)對數(shù)據(jù)的鎖存。：該模塊用于產(chǎn)生使七段顯示數(shù)碼管的掃描數(shù)字顯示，小數(shù)點(diǎn)顯示的輸出信號，同時(shí)對高位的無意義零進(jìn)行消隱，該模塊實(shí)現(xiàn)的是對鎖存器鎖存的數(shù)據(jù)進(jìn)行處理并顯示輸出，以及小數(shù)點(diǎn)的不同閘門的輸出顯示，以及電路板上七段顯示譯碼管的掃描信號輸出。其中對鎖存數(shù)據(jù)的處理包括溢出有效時(shí)的數(shù)據(jù)消除，和對高位無意義零的自動(dòng)消隱。主要功能是用于產(chǎn)生使七段顯示數(shù)碼管的掃描數(shù)字顯示，小數(shù)點(diǎn)顯示的輸出信號，同時(shí)對高位的無意義零進(jìn)行消隱。 譯碼顯示模塊功能仿真圖 譯碼顯示模塊時(shí)序仿真圖由該模塊仿真圖可知，當(dāng)sel為011時(shí)為第一檔時(shí)，令第四位的數(shù)碼管的小數(shù)點(diǎn)點(diǎn)亮，其他的不亮。當(dāng)sel為010時(shí)為第一檔時(shí)，令第三位的數(shù)碼管的小數(shù)點(diǎn)點(diǎn)亮，其他的不亮。當(dāng)sel為001時(shí)為第一檔時(shí)，令第二位的數(shù)碼管的小數(shù)點(diǎn)點(diǎn)亮，其他的不亮。不符合這三項(xiàng)是無小數(shù)點(diǎn)。當(dāng)接入1KHZ的時(shí)鐘信號時(shí)， CNT進(jìn)行循環(huán)計(jì)數(shù)，從000到101循環(huán)計(jì)數(shù)，計(jì)滿則清0，并將CNT賦值給SEL。未滿時(shí)則加1計(jì)數(shù)。實(shí)現(xiàn)循環(huán)計(jì)數(shù)的功能。由該模塊仿真圖可知，該仿真結(jié)果正確，此時(shí)該模塊能夠顯示我們所需的頻率。： 頂層文件原理圖由該頻率測量儀的功能要求，以實(shí)現(xiàn)其頻率測量及顯示的功能。 頂層文件原理圖 頂層文件功能仿真圖 頂層文件時(shí)序仿真圖由頂層文件的功能及其仿真結(jié)果可知，當(dāng)輸入信號sel0，sel1,sel2分別為1，0，1時(shí)且當(dāng)sel 為010時(shí)，此時(shí)DP為0，即小數(shù)點(diǎn)點(diǎn)亮。因?yàn)樾盘朜ECT接地，所以一直為0。所以由此可知該頂層模塊的仿真波形正確，能夠正確的顯示測量的頻率。金陵科技學(xué)院學(xué)士學(xué)位論文 結(jié)論 結(jié)論在本次的畢業(yè)設(shè)計(jì)中我對數(shù)字頻率計(jì)進(jìn)行了系統(tǒng)的設(shè)計(jì)。首先我介紹了頻率測量的一般方法，著重介紹數(shù)字測頻原理，利用該數(shù)字測頻原理，通過FPGA運(yùn)用VHDL編程，利用FPGA(現(xiàn)場可編程門陣列)芯片設(shè)計(jì)了一個(gè)8位數(shù)字式頻率計(jì)，該頻率計(jì)的測量范圍為10HZ100MHZ,利用QUARTUS Ⅱ集成開發(fā)環(huán)境進(jìn)行編輯、綜合、波形仿真，并下載到硬件中，經(jīng)實(shí)際電路測試，仿真和實(shí)驗(yàn)結(jié)果表明，該頻率計(jì)有較高的實(shí)用性和可靠性，達(dá)到預(yù)期的結(jié)果。和傳統(tǒng)的頻率計(jì)相比，利用FPGA設(shè)計(jì)的頻率計(jì)簡化了電路板設(shè)計(jì)，提高了系統(tǒng)設(shè)計(jì)的實(shí)用性和可靠性，實(shí)現(xiàn)數(shù)字系統(tǒng)的軟件化，這也是數(shù)字邏輯設(shè)計(jì)的趨勢。在本次的畢業(yè)設(shè)計(jì)中，我學(xué)到了許多在課本上學(xué)不到知識，除了對相關(guān)的專業(yè)知識以及相關(guān)的實(shí)驗(yàn)操作進(jìn)行了回顧，還有許多其他的意想不到的收獲，而且在編寫論文的過程中有的圖示自己繪制的，這次學(xué)校的畢業(yè)設(shè)計(jì)不但讓我對本專業(yè)的相關(guān)基礎(chǔ)知識進(jìn)行了很好的復(fù)習(xí)和更好的了解，還讓我對書本上的比較死板的知識進(jìn)行了更深的拓展和延伸，還有畢業(yè)設(shè)計(jì)不但鍛煉了我的動(dòng)手能力，同時(shí)也鍛煉了我獨(dú)立處理問題的能力，還讓我知道想要做好一件事不能只靠自己，如果遇到不會不懂的東西要及時(shí)問老師和同學(xué)，要自己查閱相關(guān)資料，這樣才能更快地將問題解決。其實(shí)我覺得覺得這次設(shè)計(jì)對我還是有一定困難的。首先，要靠完全靠一個(gè)人編寫程序那是不可能的，因?yàn)閭€(gè)人能力有限，還是很多地方不能獨(dú)自完成，只有查找資料，無論從網(wǎng)上還是圖書館，都要找到對本設(shè)計(jì)有用的資料，但是網(wǎng)上的資料有很多是錯(cuò)的，書上也不是講得很完整，所以還是得靠自己所學(xué)的知識，慢慢去修改，一次一次將做好的程序編譯，直到?jīng)]有錯(cuò)誤為止，這是編程比較困難的地方，也是最重要的地方，我都克服了。其次就是仿真，剛開始的時(shí)候忘記時(shí)序仿真之前要進(jìn)行全編譯，所以老是會出現(xiàn)一個(gè)錯(cuò)誤，剛開始問同學(xué)，都不知道為什么，后來自己查了資料過后，進(jìn)行多次嘗試，才得到了正確的時(shí)序仿真圖；然后就是功能仿真，也是忘記在進(jìn)行功能仿真之前要生成網(wǎng)表，仿真才不會出錯(cuò)。但是我知道，每次的錯(cuò)誤對我都是一種激勵(lì)，都是一種提高，這樣才會發(fā)現(xiàn)自己哪些地方做得不足，才慢慢去改正。然后就是頂層文件的設(shè)計(jì)，雖然編寫好了程序，但是運(yùn)行也會錯(cuò)誤，原因就是不知道怎么把底層模塊和頂層文件結(jié)合起來，再運(yùn)行，所以才導(dǎo)致這樣的錯(cuò)誤。這讓的畢業(yè)設(shè)計(jì)讓我真正體會到了畢業(yè)設(shè)計(jì)同平時(shí)的課程設(shè)計(jì)是完全不同的，需要我們有非常清晰的設(shè)計(jì)思路，要知道從哪兒開始，這樣才不會出現(xiàn)混亂的狀況，也不會感覺大腦一片空白。對我而言，知識上的收獲重要，精神上的豐收更加可喜。讓我知道了學(xué)無止境的道理。我們每一個(gè)人永遠(yuǎn)不能滿足于現(xiàn)有的成就，人生就像在爬山，一座山峰的后面還有更高的山峰在等著你。挫折是一份財(cái)富，經(jīng)歷是一份擁有。這次的畢業(yè)設(shè)計(jì)必將成為我人生旅途上一個(gè)非常美好的回憶！這次的畢業(yè)設(shè)計(jì)也提高了我對我們專業(yè)的熱情，讓我覺得做好這件事業(yè)不是這么的難，這對我以后進(jìn)入社會也是有很大的幫助的。金陵科技學(xué)院學(xué)士學(xué)位論文 參考文獻(xiàn)參考文獻(xiàn)[1]徐輝,王祖強(qiáng),[J]. 電子技術(shù)應(yīng)用, 2002, 31(09) : 61～67[2]徐成,劉彥,李仁發(fā),[J], 2004, 38 (12) : 43[3]侯伯亨, 硬件描述語言與數(shù)字邏輯電路設(shè)計(jì)(第3版) [M] .西安: 西安電子科技大學(xué)出版社,1999[4] 雷伏容，李俊，尹霞．EDA技術(shù)與VHDL程序開發(fā)基礎(chǔ)教程[M]．北京：清華大學(xué)出版社，2010．[5] （美）羅斯 著．?dāng)?shù)字系統(tǒng)設(shè)計(jì)與VHDL[M]．金明錄，劉倩 譯．北京：電子工業(yè)出版社，2005．[6]魏忠,蔡勇,[M].電子工業(yè)出版社[7][M].北京航空航天大學(xué)出版社.[8] 王開軍，姜宇柏．面向CPLD/FPGA的VHDL設(shè)計(jì)[M]．北京：機(jī)械工業(yè)出版社，2006．[9]常青,[J].國防工業(yè)出版社.[10]王金明,[M].北京:電子工業(yè)出版社,2002,1.[11] 語言在FPGA/CPLD開發(fā)中的應(yīng)用[M].電子工程師,2002.[12][M].電子工業(yè)出版社,2003.[13]任曉東,[J].電子工業(yè)出版社[14] 羅力凡．基于VHDL的FPGA開發(fā)快速入門技巧實(shí)例[M]．北京：人民郵電出版社，2009．[15] 姜雪松,張海風(fēng). 可編程邏輯器件和EDA設(shè)計(jì)技術(shù)[M]， 北京：機(jī)械工業(yè)出版社, 金陵科技學(xué)院學(xué)士學(xué)位論文 附錄附錄library IEEE。use 。use 。use 。entity fenpinqi is Port ( clk : in STD_LOGIC。 clkout1 : out STD_LOGIC。 clkout10 : out STD_LOGIC。 clkout100 : out STD_LOGIC。clkout1K : out STD_LOGIC)。end fenpinqi。 architecture Behavioral of fenpinqi issignal t1:integer range 1 to 24000000。signal t10:integer range 1 to 2400000。signal t100:integer range 1 to 240000。signal t1K:integer range 1 to 24000。signal c1:std_logic。s