最新福州大學集成電路版圖設(shè)計實驗報告(編輯修改稿)
2025-07-20 22:31 本頁面
【文章內(nèi)容簡介】 輸出低電平，當輸入低電平時，PMOS導通，輸出高電平。 注意事項：（1）畫成插齒形狀，增大了寬長比，可以提高電路速度（2） 盡可能使版圖面積最小。面積越小，速度越高，功耗越小。（3）盡可能減少寄生電容和寄生電阻。盡可能增加接觸孔的數(shù)目可以減小接觸電阻。（4）盡可能減少串擾，電荷分享。做好信號隔離。反相器的版圖：原理圖電路設(shè)計：整體版圖：DRC檢測：LVS檢測：：CMOS差分放大器的原理圖：在該電路中，MM2為有源負載，MM4為電流源，M5為電流源器件。①線寬、電流分析：該電路為CMOS差分共源放大器，電路所需要的最大電流為5mA，根據(jù)典型工藝電流密度得出連線的寬度為5um。其中電源、地和偏置為大電流路徑，輸入端為小電流路徑，因此輸入線寬為2um，電源、地線寬為10um。對于大電流路徑可以讓電流源從頂端流入以分散電流，并有效降低電阻。③匹配規(guī)則分析：在設(shè)
黨政相關(guān)相關(guān)推薦
鄂ICP備17016276號-1